Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP15, 0.250 INCH HEIGHT, PLASTIC, MODULE, DIP-30/15
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
厂商名称 | Engineered Components Co |
零件包装代码 | DIP |
包装说明 | DIP, DIP30,.3 |
针数 | 30/15 |
Reach Compliance Code | unknown |
其他特性 | DOUBLE LOGIC DELAY MODULE; INTERNAL TERMINATION; MAX RISE TIME CAPTURED |
系列 | TTL |
JESD-30 代码 | R-PDIP-T15 |
JESD-609代码 | e0 |
长度 | 40.64 mm |
逻辑集成电路类型 | ACTIVE DELAY LINE |
功能数量 | 1 |
抽头/阶步数 | 10 |
端子数量 | 15 |
最高工作温度 | 70 °C |
最低工作温度 | |
输出极性 | TRUE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | DIP |
封装等效代码 | DIP30,.3 |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
电源 | 5 V |
可编程延迟线 | NO |
Prop。Delay @ Nom-Sup | 200 ns |
认证状态 | Not Qualified |
座面最大高度 | 6.35 mm |
最大供电电压 (Vsup) | 5.25 V |
最小供电电压 (Vsup) | 4.75 V |
标称供电电压 (Vsup) | 5 V |
表面贴装 | NO |
技术 | TTL |
温度等级 | COMMERCIAL |
端子面层 | Tin/Lead (Sn/Pb) |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
总延迟标称(td) | 200 ns |
宽度 | 7.62 mm |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved