CY62127BVLL-55ZIT,CY62127BVLL-55ZIT pdf中文资料,CY62127BVLL-55ZIT引脚图,CY62127BVLL-55ZIT电路-Datasheet-电子工程世界

CY62127BVLL-55ZIT: 产品描述Standard SRAM, 64KX16, 55ns, CMOS, PDSO44, TSOP2-44; 产品类别存储存储; 文件大小189KB，共10页; 制造商Cypress(赛普拉斯)

下载文档详细参数选型对比全文预览

CY62127BVLL-55ZIT概述

Standard SRAM, 64KX16, 55ns, CMOS, PDSO44, TSOP2-44

	CY62127BVLL-55ZIT	CY62127BVLL-70BAIT
描述	Standard SRAM, 64KX16, 55ns, CMOS, PDSO44, TSOP2-44	Standard SRAM, 64KX16, 70ns, CMOS, PBGA48, 7 X 7 MM, 1.20 MM HEIGHT, FBGA-48
厂商名称	Cypress(赛普拉斯)	Cypress(赛普拉斯)
零件包装代码	TSOP2	BGA
包装说明	TSOP2,	TFBGA,
针数	44	48
Reach Compliance Code	unknown	unknown
ECCN代码	EAR99	EAR99
最长访问时间	55 ns	70 ns
JESD-30 代码	R-PDSO-G44	S-PBGA-B48
长度	18.415 mm	7 mm
内存密度	1048576 bit	1048576 bit
内存集成电路类型	STANDARD SRAM	STANDARD SRAM
内存宽度	16	16
功能数量	1	1
端子数量	44	48
字数	65536 words	65536 words
字数代码	64000	64000
工作模式	ASYNCHRONOUS	ASYNCHRONOUS
最高工作温度	85 °C	85 °C
最低工作温度	-40 °C	-40 °C
组织	64KX16	64KX16
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	TSOP2	TFBGA
封装形状	RECTANGULAR	SQUARE
封装形式	SMALL OUTLINE, THIN PROFILE	GRID ARRAY, THIN PROFILE, FINE PITCH
并行/串行	PARALLEL	PARALLEL
认证状态	Not Qualified	Not Qualified
座面最大高度	1.194 mm	1.2 mm
最大供电电压 (Vsup)	3.6 V	3.6 V
最小供电电压 (Vsup)	2.7 V	2.7 V
标称供电电压 (Vsup)	3 V	3 V
表面贴装	YES	YES
技术	CMOS	CMOS
温度等级	INDUSTRIAL	INDUSTRIAL
端子形式	GULL WING	BALL
端子节距	0.8 mm	0.75 mm
端子位置	DUAL	BOTTOM
宽度	10.16 mm	7 mm

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W