EE PLD, 7.5ns, CMOS, PBGA100
参数名称 | 属性值 |
厂商名称 | Altera (Intel) |
包装说明 | BGA, |
Reach Compliance Code | unknown |
其他特性 | 128 MACROCELLS |
最大时钟频率 | 166.7 MHz |
JESD-30 代码 | S-PBGA-B100 |
JESD-609代码 | e1 |
专用输入次数 | |
I/O 线路数量 | 84 |
端子数量 | 100 |
最高工作温度 | 70 °C |
最低工作温度 | |
组织 | 0 DEDICATED INPUTS, 84 I/O |
输出函数 | MACROCELL |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | BGA |
封装形状 | SQUARE |
封装形式 | GRID ARRAY |
可编程逻辑类型 | EE PLD |
传播延迟 | 7.5 ns |
认证状态 | Not Qualified |
最大供电电压 | 3.6 V |
最小供电电压 | 3 V |
标称供电电压 | 3.3 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | COMMERCIAL |
端子面层 | TIN SILVER COPPER |
端子形式 | BALL |
端子位置 | BOTTOM |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved