电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

QESM406110JQ5010FREQ6

产品描述Parallel - Fundamental Quartz Crystal, 9.001MHz Min, 10MHz Max, SMD, 4 PIN
产品类别无源元件    晶体/谐振器   
文件大小886KB,共4页
制造商Rakon Limited
下载文档 详细参数 全文预览

QESM406110JQ5010FREQ6概述

Parallel - Fundamental Quartz Crystal, 9.001MHz Min, 10MHz Max, SMD, 4 PIN

QESM406110JQ5010FREQ6规格参数

参数名称属性值
厂商名称Rakon Limited
包装说明SMD, 4 PIN
Reach Compliance Codeunknown
其他特性TAPE AND REEL; AT-CUT CRYSTAL
老化5 PPM/FIRST YEAR
晶体/谐振器类型PARALLEL - FUNDAMENTAL
驱动电平100 µW
频率稳定性0.005%
频率容差10 ppm
负载电容10 pF
安装特点SURFACE MOUNT
最大工作频率10 MHz
最小工作频率9.001 MHz
最高工作温度70 °C
最低工作温度-10 °C
物理尺寸L12.5XB4.83XH4.2 (mm)/L0.492XB0.19XH0.165 (inch)
串联电阻60 Ω
表面贴装YES

文档预览

下载PDF文档
FREQUENCY
QESM405
HC49 SMD 4 pins Crystal SERIES – Microprocessor Application
Specification (Rev-D)
Electrical Characteristics ......................................................P01
Mechanical Characteristics ...................................................P01
Internal Connection ..............................................................P02
ESR vs Frequency range .....................................................P02
Ordering Information .............................................................P02
Tape Drawing........................................................................P03
Reel Drawing ........................................................................P03
刚开始接触WinCE
昨天接触WinCE的,现在对他的概念就是 Windows CE,其他都不知道,现上传一本书,不知道怎么样,但是很清晰,供大家下载。...
hades2011 嵌入式系统
Tiva TM4C123GXL单片机软件模拟IIC问题
需要实现用TM4C通过IIC读取数据,,,硬件不好移植然后自己写了个软件的模拟IIC,SDA和SCL都外部自己加有上拉电阻,一开始读出来都是0,,后面检查发现从机无应答,,接着检查时序发现是SDA引脚 ......
spuer_liu TI技术论坛
功率放大器的分类
功率放大器根据工作状态的不同分为以下四种: (1)甲类工作状态 在整个工作周期内晶体管的集电极电流始终是流通的,如图9.1(1)所示。甲类工作状态又称为A类工作状态。这种状态放大器的效 ......
fish001 模拟与混合信号
TI官网的MSP430 LanuchPad只要4.3刀,谁搞个团购哦?
TI官网的MSP430 LanuchPad只要4.3刀,很精致的小东东。谁搞个团购哦?...
elulis 微控制器 MCU
beaglebone black与MPU-6050三轴加速度连接问题
我使用beaglebone black与MPU-6050三轴加速度模块连接(VCC3.3、GND、SDA、SCL),我在beaglebone black端使用i2cdetect -y -r 1怎么没有找到三轴加速度模块设备啊。我可以直接使用i2cdetect ......
hzm000000 DSP 与 ARM 处理器
减少关键信号的逻辑单元使用
1. 减少关键路径上的组合逻辑单元的技巧 在FPGA 中每条关键路径上的逻辑单元都会增加一定延时.因此,为了保证关键路径的时序能得到保证.设计时必须考虑关键路径上如何减少逻辑单元的使用. 下面 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1232  533  2493  2888  276  39  50  17  37  40 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved