电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

54122-404-18-0950R

产品描述Board Connector, 36 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Locking, Black Insulator, Receptacle
产品类别连接器    连接器   
文件大小107KB,共1页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
下载文档 详细参数 全文预览

54122-404-18-0950R概述

Board Connector, 36 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Locking, Black Insulator, Receptacle

54122-404-18-0950R规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Amphenol(安费诺)
Reach Compliance Codecompliant
主体宽度0.19 inch
主体深度0.374 inch
主体长度1.8 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合SN ON NI
联系完成终止Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
绝缘电阻5000000000 Ω
绝缘体颜色BLACK
绝缘体材料THERMOPLASTIC
JESD-609代码e0
制造商序列号54122
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-65 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度79u inch
额定电流(信号)3 A
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.12 inch
端子节距2.54 mm
端接类型SOLDER KINKED LEADS
触点总数36
Base Number Matches1
Linux 下 java 串口编程(拜求大家的帮助,请大家发发善心吧)
在linux下配置如下:  安装了jdk.1.6.0_10(linnux版)  安装了eclipse(linux)然后配置环境:  EXPORT JAVA_HOME=/usr/jdk.1.6.0_10  EXPORT PATH=&JAVA_HOME/bin:&PATH  EXPORT CLASSPATH=.:&JAVA_HOME/lib/rt.jar:&JAVA_HOME/lib/tools.ja...
mingjing Linux与安卓
数据采集卡应用实例讲解
本人没用接触过数据采集卡,但想买一个玩玩。请问哪里有数据采集卡具体应用实例的讲解啊?或者有谁知道的,请举个例子来说说数据采集卡结合Vc的使用啊?越详细越好!明白了一定给附加分,谢谢了!...
sg256 嵌入式系统
基于AD型单片机的数字电源设计
基于AD型单片机的数字电源设计...
安_然 模拟电子
带有温度自适应调节的LD阵列驱动电源
传统驱动电源通常采用电流参数预定输入的工作方式,其只能输出给定脉宽!重复频率及峰值的驱动电流,这种方式注定其不能随工作环境的变化而做相应调节而根据的输出特性,通过检测的工作温度,采用温度补偿的方式实时改变输出电流的大小,可以使驱动电源能根据的工作情况,尤其是工作温度的变化,智能化地改变驱动电流,使能在一定温度范围里的输出功率稳定在不同温度下的输出功率与电流大小的关系为得到相同的输出功率P0,不同温...
zbz0529 电源技术
奖诱:离SensorTile大赛作品提交还有1个月,加油~
[size=4]弹指间,我们SensorTile大赛已经还剩下最后一个月了{:1_97:}[/size][size=4][/size][size=4]放个奖品图片诱惑一下正在奋斗的你们。还是那句话,奖品不重要,但必须要有:pleased:[/size][size=4][/size][align=center][/align][align=center][size=4][/size][/align]...
nmg MEMS传感器
ISE+synplify流程中约束问题
用synplify进行综合,然后用ISE进行P&R,但是发现synplify综合后,布局布线提示UCF文件中约束的信号找不到而报错,大概是被synplify改名或是优化掉了,但是这个信号很重要,要添加约束的,这个不知道该怎么处理...
eeleader FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 132  178  1203  1239  1543 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved