202S41N221KV4U,202S41N221KV4U pdf中文资料,202S41N221KV4U引脚图,202S41N221KV4U电路-Datasheet-电子工程世界

202S41N221KV4U: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 2000V, 10% +Tol, 10% -Tol, C0G, 30ppm/Cel TC, 0.00022uF, Surface Mount, 1210, CHIP, ROHS COMPLIANT; 产品类别无源元件电容器; 制造商Johanson Dielectrics; 标准

下载文档详细参数全文预览

202S41N221KV4U概述

Ceramic Capacitor, Multilayer, Ceramic, 2000V, 10% +Tol, 10% -Tol, C0G, 30ppm/Cel TC, 0.00022uF, Surface Mount, 1210, CHIP, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	, 1210
Reach Compliance Code	compliant
ECCN代码	EAR99
电容	0.00022 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
高度	2.03 mm
JESD-609代码	e3
长度	3.18 mm
制造商序列号	202S41
安装特点	SURFACE MOUNT
多层	Yes
负容差	10%
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形状	RECTANGULAR PACKAGE
封装形式	SMT
包装方法	TR, EMBOSSED, 13 INCH
正容差	10%
额定（直流）电压（URdc）	2000 V
系列	HIGH-VOLT(SMT)
尺寸代码	1210
表面贴装	YES
温度特性代码	C0G
温度系数	30ppm/Cel ppm/°C
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状	WRAPAROUND
宽度	2.41 mm
Base Number Matches	1

pxa270 在wince5.0下的应用程序直接访问物理地址的问题: 小弟想在wince5.0下直接用应用程序访问物理地址，直接用VirtualAlloc函数分配800 0000对应的虚拟地址，同时也在应用程序下把gpio78配置成了ncs2，但是不管怎样，总是读不到数据，且连ncs2都打不到波形啊！不知道有没有谁做过类似的改装，给点建议吧，谢谢了！...; mn14174 WindowsCE

请问把S3C2440A的串口波特率提高到250K，应该怎么设置？？: 我现在的应用需要把串口的波特率为250k，但是2440芯片资料上说用系统时钟最高波特率只能达到115200，要更高的波特率就要外接串口时钟，或者用FCLK/n作为时钟源，板子上没有外接串口时钟，所以现在只能用FCLK/n作为时钟源了。但是我不知道怎么设置。我在mach-smdk2440.c里面把相应的参数配置了，但是在启动的时候在解压linux之后就停住了，看来u-boot也需要修改啊。有哪位大侠...; wangjian801213 嵌入式系统

WiFi NeoPixel立方体: 由192个RGB LED组成的彩色立方体，可通过手机通过WiFi控制。https://www.hackster.io/john-bradnam/wifi-neopixel-cube-3cbe8e...; dcexpert DIY/开源硬件专区

问各位大侠，想快速上手9B96应该做些什么功课啊？: 本人是大四保研学生。导师之前布置任务说要用9B96的以太网控制器做一些东西，让我们先自己看看数据手册之类的。于是俺就在坛子里混迹了一周的时间，看到了各种大神级人物分享的各种文档，学到了很多东西，真的很是受益匪浅！！！现在俺的情况就是知道了最基本的初始化问题，看过外设驱动库用户指南。但是对于整体的工程构架还没有一点清晰的认识。请教各位高手们要快速上手9B96的话还应该看一些哪方面的书呢？(之前学过C...; cdlyz90 微控制器 MCU

请教 PB中驱动的问题: 在PB-》 File View窗口中在SRC目录中-》drivers文件夹里面找不到的驱动是不是编译生成NK.BIN文件里面就没有这个驱动啊！要是是的话该如何添加呢？？？谢谢！！...; lockwe 嵌入式系统

怎样解决锁存器问题？: module datadistributor(datain, sel, en, a, b, c, d);input datain;input [1:0] sel;input en;output a;output b;output c;output d;reg a, b, c, d;always @(datain or en or sel)beginif (1'b1 == en)begincase ...; eeleader FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多