VIS
Description
Preliminary
VS864648041B,VS1664648041B
8M,16MX64-Bit
SDRAM Module
The VS864648041B and VS1664648041B are 8M x 64 bit and 16M bit x 64 Dual-In-Line synchronous
DRAM Module (DIMM). It consists of 8/16 CMOS 8Mx8 bit synchronous DRAMs (VG36648041BT) with 4
banks and in standard 54 pin TSOP-II package. Decoupling capacitors are mounted on power supply line for
noise reduction. The module use serial presence detects implemented via a 2K-bit EEPROM component.
Features
VS864648041B, VS1664648041B :
• Comply to Intel PC100 specification
• Single 3.3V (
±
0.3V
) power supply
• Utilizes -8H, -8L and -10 SDRAM components
• 8M x 64 bit (VS864648041B) and 16M x 64 bit (VS1664648041B) options
• Fully synchronous with all signals referenced to a positive clock edge
• Non-Buffered
• Programmable burst length (1,2,4,8 & Full page)
• Programmable wrap sequence (Sequential/Interleave)
• Automatic precharge and controlled precharge
• Auto refresh and self refresh modes
• I/O level : LVTTL interface
• Random column access in every cycle
• 4096 refresh cycles / 64ms
• Serial Presence Detect (SPD) with EEPROM
• JEDEC standard pinout
• Performance Options (at 100MHz; units: clock)
Marking
-8H
-8L
-10
SDRAMs
-8H
-8L
-10
CL
2
3
3
T
RCD
2
2
3
T
RP
2
2
3
T
RC
7
7
8
Document:1G5-0115
Rev.4
Page 1
VIS
Pin Assignment (Front View)
VG36648041BT
VG36648041BT
VG36648041BT
Preliminary
VS864648041B,VS1664648041B
8M,16MX64-Bit
SDRAM Module
VG36648041BT
VG36648041BT
VG36648041BT
1
10
11
40
41
VG36648041BT
VG36648041BT
84
Pin Configurations
Pin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
Name
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
NC
Pin
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
Name
NC
V
SS
NC
NC
V
DD
WE
DQMB0
DQMB1
CS0
NC
V
SS
A0
A2
A4
A6
A8
A10
BA1
V
DD
V
DD
CLK0
Pin
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
Name
V
SS
NC
CS2
DQMB2
DQMB3
NC
V
DD
NC
NC
NC
NC
V
SS
DQ16
DQ17
DQ18
DQ19
V
DD
DQ20
NC
NC
*CKE1
Pin
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
Name
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
CLK2
NC
WP
SDA
SCL
V
DD
Pin
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
Name
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
NC
Pin
106
107
108
109
110
111
Name
NC
V
SS
NC
NC
V
DD
CAS
Pin
127
128
129
Name
V
SS
CKE0
*CS3
Pin
148
149
150
Name
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
CLK3
NC
SA0
SA1
SA2
V
DD
130 DQMB6 151
131 DQMB7 152
132
NC
V
DD
NC
NC
NC
NC
V
SS
DQ48
DQ49
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
112 DQMB4 133
113 DQMB5 134
114
115
116
117
118
119
120
121
122
123
124
125
126
*CS1
RAS
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
DD
CLK1
A12
135
136
137
138
139
140
141
142
143
144
145
146
147
*
16M x 64 version only
Pin Description
Pin Name
A0 ~ A12
DQ0 ~ DQ63
RAS
CAS
WE
BA0, BA1
CKE0, CKE1
CS0 ~ CS3
Function
Address input
Data-in/Data - out
Row address strobe
Column address strobe
Write enable
Bank address
Clock enable
Chip select
Pin Name
DQMB0 ~ DQMB7
CLK0 ~ CLK3
VDD
VSS
SA0 ~ SA2
SCL
SDA
NC
Function
DQ mask enable
Clock input
power
Ground
Serial presence detect address
Serial clock
Serial data I/O
No connect
Document:1G5-0115
Rev.4
Page 2
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
