Active Delay Line, 2-Func, Complementary Output, ECL, PDMA8, DIP-12/8
参数名称 | 属性值 |
包装说明 | , |
Reach Compliance Code | unknown |
系列 | 100K |
JESD-30 代码 | R-PDMA-P8 |
长度 | 22.225 mm |
逻辑集成电路类型 | ACTIVE DELAY LINE |
功能数量 | 2 |
端子数量 | 8 |
最高工作温度 | 85 °C |
最低工作温度 | |
输出极性 | COMPLEMENTARY |
封装主体材料 | PLASTIC/EPOXY |
封装形状 | RECTANGULAR |
封装形式 | MICROELECTRONIC ASSEMBLY |
可编程延迟线 | NO |
座面最大高度 | 8.255 mm |
表面贴装 | NO |
技术 | ECL |
温度等级 | OTHER |
端子形式 | PIN/PEG |
端子节距 | 2.54 mm |
端子位置 | DUAL |
总延迟标称(td) | 14 ns |
宽度 | 17.78 mm |
Base Number Matches | 1 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved