电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MECL-3

产品描述10K ECL Logic Buffered Delay 16-Pin Modules
产品类别逻辑    逻辑   
文件大小31KB,共1页
制造商Rhombus Industries, Inc.
官网地址http://www.rhombus-ind.com/
下载文档 详细参数 全文预览

MECL-3概述

10K ECL Logic Buffered Delay 16-Pin Modules

MECL-3规格参数

参数名称属性值
厂商名称Rhombus Industries, Inc.
零件包装代码DIP
包装说明MODULE-16/9
针数9
Reach Compliance Codeunknow
其他特性INPUT RISE TIME 1NS
系列10K
JESD-30 代码R-XDIP-T9
逻辑集成电路类型ACTIVE DELAY LINE
功能数量1
抽头/阶步数3
端子数量9
最高工作温度85 °C
最低工作温度-30 °C
输出极性TRUE
封装主体材料UNSPECIFIED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
可编程延迟线NO
认证状态Not Qualified
座面最大高度7.62 mm
表面贴装NO
技术ECL
温度等级OTHER
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
总延迟标称(td)3 ns
宽度7.62 mm

文档预览

下载PDF文档
10K ECL Logic Buffered Delay 16-Pin Modules
5-Tap: DECL • Single: FECL • Triple: MECL
Electrical Specifications at 25
O
C
Delay
Single
Triple
(ns)
10K P/N
10K P/N
FECL-3
MECL-3
3 ± 0.5
FECL-4
MECL-4
4 ± 0.5
FECL-5
MECL-5
5 ± 0.5
FECL-6
MECL-6
6 ± 0.75
FECL-7
MECL-7
7 ± 0.75
FECL-8
MECL-8
8 ± 0.8
FECL-9
MECL-9
9 ± 1.0
FECL-10
MECL-10
10 ± 1.0
FECL-15
MECL-15
15 ± 1.5
FECL-20
MECL-20
20 ± 1.5
FECL-25
MECL-25
25 ± 1.5
FECL-50
MECL-50
50 ± 2.5
FECL-60
----
60 ± 3.0
FECL-75
----
75 ± 3.75
FECL-100
----
100 ± 5.0
Electrical Specifications at 25
O
C
Tap Delay Tolerances +/- 5% or 1.5ns (+/- 0.8ns <10ns)
10K ECL
5 Tap P/N
Tap 1
Tap 2
Tap 3
Tap 4
Total - Tap 5
DECL-6
DECL-10
DECL-15
DECL-20
DECL-25
DECL-30
DECL-40
DECL-45
DECL-50
DECL-75
DECL-100
DECL-125
DECL-150
DECL-200
DECL-250
2.0
2.0
3.0
4.0
5.0
6.0
8.0
9.0
10.0
15.0
20.0
25.0
30.0
40.0
50.0
3.0
4.0
6.0
8.0
10.0
12.0
16.0
18.0
20.0
30.0
40.0
50.0
60.0
80.0
100.0
4.0
6.0
9.0
12.0
15.0
18.0
24.0
27.0
30.0
45.0
60.0
75.0
90.0
120.0
150.0
5.0
8.0
12.0
16.0
20.0
24.0
32.0
36.0
40.0
60.0
80.0
100.0
120.0
160.0
200.0
6 ± 0.8
10 ± 1.0
15 ± 1.5
20 ± 1.5
25 ± 1.5
30 ± 1.5
40 ± 2.0
45 ± 2.25
50 ± 2.5
75 ± 3.75
100 ± 5.0
125 ± 6.25
150 ± 7.5
200 ± 10.0
250 ± 12.5
Tap-to-Tap
(ns)
∗∗ 1 ± 0.4
2 ± 0.6
3 ± 0.8
4 ± 1.0
5 ± 1.0
6 ± 1.5
8 ± 2.0
9 ± 2.0
10 ± 2.0
15 ± 2.5
20 ± 3.0
25 ± 3.0
30 ± 3.0
40 ± 4.0
50 ± 5.0
** This part numbers does not have 5 equal taps.
Specified Tap-to-Tap Delays are referenced to Tap 1.
OPERATING SPECIFICATIONS (10K ECL)
V
EE
Supply Voltage .............................................. -5.20
±
0.25 VDC
Supply Current, I
EE
,
DECL
.......................... 60 mA typ., 75 mA max.
Supply Current, I
EE
,
FECL
.......................... 40 mA typ., 65 mA max.
Supply Current, I
EE
,
MECL
....................... 85 mA typ., 105 mA max.
Logic “1” Input:
V
IH
................................................ -0.98 V min.
I
IH
.................................................. 265
µA
max.
Logic “0” Input:
V
IL
................................................. -1.63 V max.
I
IL
.................................................. 0.5 mA max.
V
OH
Logic “1” Voltage Out .............................................. -0.96 V min.
V
OL
Logic “0” Voltage Out .............................................. -1.65V max.
T
RO
Output Rise Time .................................................. < 3.00 ns typ.
Input Pulse Width, P
WI
(DECL,FECL) ......... 40% of total delay, min.
Input Pulse Width, P
WI
(MECL) ................ 100% of total delay, min.
Operating Temperature Range ................................... -30
O
to +85
O
C
Storage Temperature Range ..................................... -65
O
to +150
O
C
(Measurements made at 25
O
C)
V
EE
Supply Voltage ................................................................. -5.20VDC
Input Pulse Voltage ....................................................... -.80V to -1.80V
Input Pulse Rise Time ......................................................... 3.00ns max.
Input Pulse Period ....................................................... 4.0 x Total Delay
Input Pulse Duty Cycle .................................................................... 50%
Outputs terminated through 100
to -2.00 Vdc.
Dimensions in Inches (mm) -- Unused Leads Removed Per Schematic
.810
(20.57)
MAX.
.400
(10.16)
MAX.
16
15
DECL
Style Schematic
Vcc Tap1 Tap3 Tap5
14
13
1
Vcc
3
4
5
IN
8
Vee
Tap2 Tap4
FECL
Style Schematic
Vcc
OUT
15
OUT
9
16
TEST CONDITIONS
1
Vcc
4
IN
8
Vee
MECL
Style Schematic
Vcc OUT
1
OUT
2
OUT
3
15
14
13
.260 .300
(6.60) (7.62)
TYP. MAX.
16
.120
(3.05)
MIN.
.010
(0.25)
TYP.
1
5
IN
1
6
IN
2
7
8
.050
(1.27)
TYP.
.100
(2.54)
TYP.
.020
(0.51)
TYP.
.300
(7.62)
Vcc
IN
3
Vee
6SHFLILFDWLRQV VXEMHFW WR FKDQJH ZLWKRXW QRWLFH
www.rhombus-ind.com
UKRPEXV LQGXVWULHV LQF
Also Available in 10KH ECL Versions: DECLH, FECLH & MECLH Series
)RU RWKHU YDOXHV &XVWRP 'HVLJQV FRQWDFW IDFWRU\
26
sales@rhombus-ind.com
TEL: (714) 898-0960
FAX: (714) 896-0971
DECL_FM 2001-01
[已解决]点灯都出问题了.
解决方案靠最前吧,主要是看错原理图: 123589 韵达不太给力,今早才到货,发完贴去淘宝确认.之前就完全没用过FPGA,好不容易编译通过了,却发现LED都没亮.123449 结果是4个LED都是灭的.我的 ......
cl17726 FPGA/CPLD
如何给英文版WinCE装中文语言包?
如何给英文版WinCE装中文语言包? 在网上找了一下语言包,没发现支持WinCE的语言包,不知道大家有没有什么方法,请指教。 另外,听人说没有语言包,只能在安装CE系统时用Platform Builder来 ......
carlry 嵌入式系统
beaglebone心得六:CCS5安装体会
我最近看了下linux,觉得特别繁琐。我是个实用主义的人,不是说linux不搞,只是不是时候。 于是想到了那个久违了的TI库。这就必须用到CCS了。 http://software-dl.ti.com/dsps/dsps_publi ......
ddllxxrr DSP 与 ARM 处理器
请教AD DA的问题
各位高手: 我用AD芯片采集模拟量,然后将数据传到DSP芯片中,DSP直接将数据送给DA芯片。 当我将一个固定电压给到AD时,从DA出来的电压就与AD输入的电压幅值相差20mv左右。当我将一个 ......
znstchhh 嵌入式系统
中年男人也臭美一下,哈哈!
378550 E金币换di :pleased: ...
PowerAnts 聊聊、笑笑、闹闹
eboot下使用usb下载nk.nb0问题??
在eboot下使用usb下载nk,可是在PC上提示USB unkown设备。请问使用呢个usb driver???...
qiujinjin 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1943  1751  1915  2208  686  41  25  54  16  3 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved