电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CY53BF-FREQ2-OUT23

产品描述CMOS/TTL Output Clock Oscillator, 65MHz Min, 160MHz Max, FULL SIZE, DIP-4
产品类别无源元件    振荡器   
文件大小105KB,共1页
制造商Cal Crystal Lab Inc / Comclok Inc
官网地址https://www.transko.com
下载文档 详细参数 全文预览

CY53BF-FREQ2-OUT23概述

CMOS/TTL Output Clock Oscillator, 65MHz Min, 160MHz Max, FULL SIZE, DIP-4

CY53BF-FREQ2-OUT23规格参数

参数名称属性值
Reach Compliance Codecompliant
最长下降时间3 ns
频率调整-机械NO
频率偏移/牵引率50 ppm
频率稳定性15%
安装特点THROUGH HOLE MOUNT
最大工作频率160 MHz
最小工作频率65 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型CMOS/TTL
输出负载2 TTL, 20 pF
物理尺寸20.83mm x 13.21mm x 6.48mm
最长上升时间3 ns
标称供电电压3.3 V
表面贴装NO
最大对称度47.5/52.5 %
Base Number Matches1

文档预览

下载PDF文档
Cal Crystal Lab, Inc. / Comclok, Inc. 800-333-9825
1156 North Gilbert Street • Anaheim, CA 92801
VCXO
(FULL & HALF SIZE)
MODEL CY
3.3VDC
Model
Frequency Range
Frequency Stability
Operating Temperature Range
CY Half Size
1.25MHz ~ 65.0MHz
100ppm Standard, Optional Tolerances
Available
0
o
C ~+70
o
C Extended Temperature
Ranges Available
o
o
-55 C ~+125 C
1.25KHz ~ 28.000MHz:
15mA Max
28.000MHz ~ 65.000MHz: 30mA Max
+3.3 VDC
±
10%
60/40 @ 50% Vcc, Optional Tolerances
Available
6 nSec Max
3.0 VDC Min
0.5 VDC Max
10TTL / 20pF
< 5ppm per year
1.65 VDC
±
50ppm Standard, Optional Pullability
up
±500ppm
Available
CY Full Size
1.25MHz ~ 65.0MHz
100ppm Standard, Optional Tolerances
Available
0
o
C ~+70
o
C Extended Temperature
Ranges Available
-55
o
C ~+125
o
C
1.25KHz ~ 28.000MHz:
15mA Max
28.000MHz ~ 65.000MHz: 30mA Max
+3.3 VDC
±
10%
60/40 @ 50% Vcc, Optional Tolerances
Available
6 nSec Max
3.0 VDC Min
0.5 VDC Max
10TTL / 20pF
< 5ppm per year
1.65 VDC
±
50ppm Standard, Optional Pullability
up
±500ppm
Available
CY Full Size
65.0MHz ~ 160.0MHz
100ppm Standard, Optional Tolerances
Available
0
o
C ~+70
o
C Extended Temperature
Ranges Available
-55
o
C ~+125
o
C
65.0MHz ~ 99.999MHz:
30mA Max
100.00MHz ~ 129.9MHz: 35mA Max
130.00MHz ~ 160.00MHz: 40mA Max
+3.3 VDC
±
10%
60/40 @ 50% Vcc, Optional Tolerances
Available
3 nSec Max
3.0 VDC Min
0.5 VDC Max
2TTL / 20pF
< 5ppm per year
1.65 VDC
±
50ppm Standard, Optional Pullability
Available
Storage Temperature Range
Current Consumption
Supply Voltage
Symmetry
Rise & Fall Time (Tr & Tf)
Logic “1”
Logic “0”
Output Load (Max)
Aging
Frequency Control Voltage
Pullability
FULL SIZE VCXO
PINS
CONNECTIONS
1
CONTROL VOLTAGE
7
GND
8
OUTPUT
14
+3.3 VDC
±10%
TEST CIRCUIT FULL SIZE
HALF SIZE VCXO
PINS
CONNECTIONS
1
CONTROL VOLTAGE
4
GND
5
OUTPUT
8
+3.3 VDC
±10%
TEST CIRCUIT HALF SIZE
NOTE:
1.
C
L
Capacitance includes probe and test jig 20pF typical (10kHz ~ 69.999MHz)
C
L
Capacitance includes probe and test jig 15pF typical (70MHz ~ 160.000MHz)
2. R
L
= 400Ω - 10 TTL
2kΩ - 10 LSTTL
3. All diodes are 1N941, 1N43064 or equivalent
32
关于旋转倒立摆大家的控制程序怎么写的啊?
本帖最后由 paulhyde 于 2014-9-15 03:21 编辑 为什么总是转的不稳的,转的角度也不对。。。求程序啊,讨论讨论。 ...
听月清泉 电子竞赛
求助,基于stm8s103f3与另外一款芯片的通讯程序,弄了好久没弄出来,淡淡的忧伤。。
在示波器上看不到芯片返回值的波形,谁有空可以帮我看看哪里的问题,非常谢谢...
Evisi stm32/stm8
资料:G2实验板指导
资料...
qq573547910 嵌入式系统
STM8S103F3的开发工具
STM8S103F3的开发工具,支持ST-Link的,有下载地址吗?或者有示例程序的给我发一个,谢谢!dy6258@163.com...
xiaohei7 stm32/stm8
我的Eclipse窗口菜单不对了
我的Eclipse窗口菜单变成这个鬼样子了,什么AVD,SDK什么的都没有了。 213307 大神支招,怎么办?谢谢!...
chenbingjy Linux开发
关于SDRAM的LDQM和UDQM的疑问!
SDRAM芯片是HY57V561620,将LDQM和UDQM设置为高电平,为何SDRAM也能正常读写数据呢? ...
xujiangyu0619 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 394  407  1053  633  1170  22  37  36  42  26 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved