OT PLD, 25ns, CMOS, CDIP24, 0.300 INCH, CERDIP-24
| 参数名称 | 属性值 |
| 零件包装代码 | DIP |
| 包装说明 | DIP, |
| 针数 | 24 |
| Reach Compliance Code | unknown |
| ECCN代码 | 3A001.A.2.C |
| 其他特性 | PAL WITH MACROCELLS; 10 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK; VARIABLE PRODUCT TERMS |
| 最大时钟频率 | 27 MHz |
| JESD-30 代码 | R-GDIP-T24 |
| 长度 | 32 mm |
| 专用输入次数 | 11 |
| I/O 线路数量 | 10 |
| 端子数量 | 24 |
| 最高工作温度 | 125 °C |
| 最低工作温度 | -55 °C |
| 组织 | 11 DEDICATED INPUTS, 10 I/O |
| 输出函数 | MACROCELL |
| 封装主体材料 | CERAMIC, GLASS-SEALED |
| 封装代码 | DIP |
| 封装形状 | RECTANGULAR |
| 封装形式 | IN-LINE |
| 可编程逻辑类型 | OT PLD |
| 传播延迟 | 25 ns |
| 认证状态 | Not Qualified |
| 座面最大高度 | 5.08 mm |
| 最大供电电压 | 5.5 V |
| 最小供电电压 | 3 V |
| 标称供电电压 | 5 V |
| 表面贴装 | NO |
| 技术 | CMOS |
| 温度等级 | MILITARY |
| 端子形式 | THROUGH-HOLE |
| 端子节距 | 2.54 mm |
| 端子位置 | DUAL |
| 宽度 | 7.62 mm |
| Base Number Matches | 1 |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
