Active Delay Line, 1-Func, 1-Tap, True Output, PDIP4
参数名称 | 属性值 |
包装说明 | , |
Reach Compliance Code | unknown |
系列 | 80G |
JESD-30 代码 | R-PDIP-T4 |
逻辑集成电路类型 | ACTIVE DELAY LINE |
功能数量 | 1 |
抽头/阶步数 | 1 |
端子数量 | 4 |
最高工作温度 | 70 °C |
最低工作温度 | |
输出极性 | TRUE |
封装主体材料 | PLASTIC/EPOXY |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
可编程延迟线 | NO |
认证状态 | Not Qualified |
最大供电电压 (Vsup) | 5.5 V |
最小供电电压 (Vsup) | 4.5 V |
标称供电电压 (Vsup) | 5 V |
表面贴装 | NO |
温度等级 | COMMERCIAL |
端子形式 | THROUGH-HOLE |
端子位置 | DUAL |
总延迟标称(td) | 30 ns |
Base Number Matches | 1 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved