电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

XO34CTEDNAFREQ2

产品描述HCMOS/TTL Output Clock Oscillator, 50MHz Min, 100MHz Max, HALOGEN FREE AND ROHS COMPLIANT, RESISTANCE WELD, METAL PACKAGE-14/4
产品类别无源元件    振荡器   
文件大小150KB,共3页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

XO34CTEDNAFREQ2概述

HCMOS/TTL Output Clock Oscillator, 50MHz Min, 100MHz Max, HALOGEN FREE AND ROHS COMPLIANT, RESISTANCE WELD, METAL PACKAGE-14/4

XO34CTEDNAFREQ2规格参数

参数名称属性值
是否Rohs认证符合
Reach Compliance Codeunknown
其他特性TRI-STATE; ENABLE/DISABLE FUNCTION; BULK
最长下降时间8 ns
频率调整-机械NO
频率稳定性100%
JESD-609代码e2
制造商序列号XO-543
安装特点THROUGH HOLE MOUNT
最大工作频率100 MHz
最小工作频率50 MHz
最高工作温度70 °C
最低工作温度
振荡器类型HCMOS/TTL
输出负载5 TTL, 15 pF
物理尺寸20.4mm x 12.9mm x 5.08mm
最长上升时间8 ns
最大供电电压3.63 V
最小供电电压2.97 V
标称供电电压3.3 V
表面贴装NO
最大对称度40/60 %
端子面层Tin/Copper (Sn/Cu)
Base Number Matches1

文档预览

下载PDF文档
XO-543
Vishay Dale
Full Size Clock Oscillators TTL/HCMOS Compatible
FEATURES
Size: 14 pin full size
Industry standard
Wide frequency range
Low cost
Tri-state enable/disable
Resistance weld package
3.3 V
Compliant to RoHS Directive 2002/95/EC
Halogen-free according to IEC 61249-2-21 definition
The XO-543 series is with 3.3 V power supply. The metal
package with pin 7 case ground acts as shielding to
minimize EMI radiation.
STANDARD ELECTRICAL SPECIFICATIONS
PARAMETER
Frequency range
Frequency stability
(1)
Operating temperature range
Storage temperature range
Power supply voltage
Aging (first year)
Supply current
Output symmetry
Rise time
Fall time
Output voltage
Output load
Start-up time
Pin 1, tri-state function
SYMBOL
F
O
T
OPR
T
STG
V
DD
CONDITION
-
all conditions
-
-
-
25 °C ± 3 °C
1.000 MHz to 23.999 MHz
24.000 MHz to 49.999 MHz
50.000 MHz to 69.999 MHz
70.000 MHz to 100.000 MHz
at ½ V
DD
10 % V
DD
to 90 % V
DD
90 % V
DD
to 10 % V
DD
-
-
-
-
-
-
-
VALUE
1.000 MHz to 100.000 MHz
± 25 ppm, ± 50 ppm, ± 100 ppm
0 ºC to 70 ºC
- 40 ºC to + 85 ºC (option)
- 55 ºC to + 125 ºC
3.3 V ± 10 %
± 5 ppm
15 mA max.
20 mA max.
30 mA max.
45 mA max.
40 %/60 % (45 %/55 % option)
8 ns max.
8 ns max.
90 % V
DD
min.
10 % V
DD
max.
1 TTL to 5 TTL
to 50M: 30 pF
to 125M: 15 pF
10 ms max.
pin 1 = H or open (output active at pin 3)
pin 1 = L (high impedance at pin 3)
I
DD
Sym
t
r
t
f
V
OH
V
OL
TTL load
HCMOS load
t
s
Note
(1)
Include: 25 ºC tolerance, operating temperature range, input voltage change, aging, load change, shock and vibration
DIMENSIONS
in inches [millimeters]
CMOS
LOAD
CL
(1)
max.
Note
(1)
Includes Stray and Probe Capacitance
max.
OH
DD
max.
IH
DC
OL
DD
DD
max.
DD
Document Number: 35038
Revision: 08-Mar-11
For technical questions, contact:
frequency@vishay.com
www.vishay.com
25
耶鲁大学公开课——电子电路!!!
阿加瓦教授(Prof. Anant Agarwal)是著名多核处理器生产商Tilera®公司的创始人和首席技术官CTO,公司今年更是推出了全球第一款100核处理器,号称性能远超因特尔和AMD。 本课程的设置是 ......
soso 模拟与混合信号
ucos任务调用有问题
我在写基于ucosII任务时,出现这样一个问题。程序如下。这样调用时为什么最终结果LED1,LED2,LED3一直亮任务没有实现抢占调用,但是若把任一个任务注释掉例如//OSTaskCreate (TaskLED1,(void * ......
yhphxj 实时操作系统RTOS
【Silicon Labs BG22-EK4108A 蓝牙开发评测】 II. 进展与障碍
本帖最后由 zhang1gong 于 2022-1-8 10:49 编辑 1生成范例(EXAMPLE PROJECT)项目的代码并运行 运行“Bluetooth - SoC Blinky”成功,在手机端通过app “EFR Connect&rdq ......
zhang1gong Silicon Labs测评专区
请问vs2008的ppc模拟器主程序在哪个目录
exe,不是bin...
wenhanbin 嵌入式系统
用了一个乘法器和3个除法器,代码量不多,但是map步骤跑得特别慢,这是什么原因呢?
用了一个乘法器和3个除法器,代码量不多,但是map步骤跑得特别慢,这是什么原因呢?eeworldpostqq...
Grizabella FPGA/CPLD
是选择数字集成电路设计还是模拟?还是混合Or射频IC?
小弟研究生被西安电子科技大学 集成电路设计方向录取了 但是我对数字,模拟,数模混合,射频,这些集成电路设计的区别与难易程度不是太了解? 大神们能不能给指点一下,从将来前景及选择上, ......
伤城岁月 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1281  1870  2522  1241  1005  27  44  21  40  15 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved