电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A54SX32A-1PQ208A

产品描述FPGA, 2880 CLBS, 48000 GATES, PQFP208
产品类别半导体    可编程逻辑器件   
文件大小640KB,共108页
制造商ETC
下载文档 详细参数 全文预览

A54SX32A-1PQ208A概述

FPGA, 2880 CLBS, 48000 GATES, PQFP208

A54SX32A-1PQ208A规格参数

参数名称属性值
功能数量1
端子数量208
最大工作温度125 Cel
最小工作温度-40 Cel
最大供电/工作电压2.75 V
最小供电/工作电压2.25 V
额定供电电压2.5 V
加工封装描述PLASTIC, QFP-208
状态ACTIVE
工艺CMOS
包装形状SQUARE
包装尺寸FLATPACK, FINE PITCH
表面贴装Yes
端子形式GULL WING
端子间距0.5000 mm
端子涂层TIN LEAD
端子位置QUAD
包装材料PLASTIC/EPOXY
温度等级AUTOMOTIVE
组织2880 CLBS, 48000 GATES
可配置逻辑模块数量2880
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
等效门电路数量48000
一个CLB模块最大延时1.1 ns

文档预览

下载PDF文档
v5.1
SX-A Family FPGAs
Leading-Edge Performance
250 MHz System Performance
350 MHz Internal Performance
Specifications
12,000 to 108,000 Available System Gates
Up to 360 User-Programmable I/O Pins
Up to 2,012 Dedicated Flip-Flops
0.22
µ
/ 0.25
µ
CMOS Process Technology
Features
Hot-Swap Compliant I/Os
Power-Up/Down Friendly (No Sequencing Required
for Supply Voltages)
66 MHz PCI Compliant
Nonvolatile, Single-Chip Solution
Configurable I/O Support for 3.3 V / 5 V PCI, 5 V
TTL, 3.3 V LVTTL, 2.5 V LVCMOS2
2.5 V, 3.3 V, and 5 V Mixed-Voltage Operation with
5 V Input Tolerance and 5 V Drive Strength
Devices Support Multiple Temperature Grades
Configurable Weak-Resistor Pull-Up or Pull-Down
for I/O at Power-Up
Individual Output Slew Rate Control
Up to 100% Resource Utilization and 100% Pin
Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification
Capability with Silicon Explorer II
Boundary-Scan Testing in Compliance with IEEE
Standard 1149.1 (JTAG)
Actel Secure Programming Technology with
FuseLock™ Prevents Reverse Engineering and
Design Theft
Table 1 •
SX-A Product Profile
Device
Capacity
Typical Gates
System Gates
Logic Modules
Combinatorial Cells
Dedicated Flip-Flops
Maximum Flip-Flops
Maximum User I/Os
Global Clocks
Quadrant Clocks
Boundary Scan Testing
3.3 V / 5 V PCI
Input Set-Up (External)
Speed Grades
Temperature Grades
Package (by pin count)
PQFP
TQFP
PBGA
FBGA
CQFP
A54SX08A
8,000
12,000
768
512
256
512*
130
3
0
Yes
Yes
0 ns
–F, Std, –1, –2
C, I, A, M
208
100, 144
144
A54SX16A
16,000
24,000
1,452
924
528
990
180
3
0
Yes
Yes
0 ns
–F, Std, –1, –2, –3
C, I, A, M
208
100, 144
144, 256
A54SX32A
32,000
48,000
2,880
1,800
1,080
1,980
249
3
0
Yes
Yes
0 ns
–F, Std, –1, –2, –3
C, I, A, M
208
100, 144, 176
329
144, 256, 484
208, 256
A54SX72A
72,000
108,000
6,036
4,024
2,012
4,024
360
3
4
Yes
Yes
0 ns
–F, Std, –1, –2, –3
C, I, A, M
208
256, 484
208, 256
Note:
*A maximum of 512 registers is possible if all 512 C cells are used to build an additional 256 registers
February 2005
© 2005 Actel Corporation
i
See the Actel website for the latest version of the datasheet.
LPC1300系列usb使用指南
LPC1300系列usb使用纤细指南,周立功的资料,讲的很详细。。...
phil_chen 单片机
【allegro】怎么缩放闭合Route Keepin
万能的坛友们,求助怎么缩放闭合Route Keepin ...
木犯001号 PCB设计
救急!关于个人GPS定位器
要做个GPS定位器,请问用什么开发板比较好???...
yuanmingly 嵌入式系统
PCB常见故障检测,老司机buff真的强
本帖最后由 ohahaha 于 2017-8-30 15:01 编辑 制作PCB板并非简单的按流程来做完板子,钻个孔打上元器件就好了。PCB的制作并不算难,难的在于制作完成后的故障排查。无论是个人爱好者还是行业 ......
ohahaha PCB设计
GSM教你理解上下拉电阻
上拉电阻1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。【TTL-CMOS匹配 输出电平 ......
北斗神猴 FPGA/CPLD
32位RISC处理器研究及实现.pdf
32位RISC处理器研究及实现.pdf ...
zxopenljx FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 748  2489  300  1276  2646  16  51  7  26  54 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved