电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A42MX24-3CQ100

产品描述FPGA, 684 CLBS, 14000 GATES, 135 MHz, PQFP100
产品类别半导体    可编程逻辑器件   
文件大小760KB,共123页
制造商ETC
下载文档 详细参数 全文预览

A42MX24-3CQ100概述

FPGA, 684 CLBS, 14000 GATES, 135 MHz, PQFP100

A42MX24-3CQ100规格参数

参数名称属性值
功能数量1
端子数量100
最大工作温度85 Cel
最小工作温度-40 Cel
最大供电/工作电压3.6 V
最小供电/工作电压3 V
额定供电电压3.3 V
加工封装描述PLASTIC, QFP-100
状态ACTIVE
工艺CMOS
包装形状RECTANGULAR
包装尺寸FLATPACK
表面贴装Yes
端子形式GULL WING
端子间距0.6500 mm
端子涂层TIN LEAD
端子位置QUAD
包装材料PLASTIC/EPOXY
温度等级INDUSTRIAL
组织684 CLBS, 14000 GATES
最大FCLK时钟频率135 MHz
可配置逻辑模块数量684
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
等效门电路数量14000
一个CLB模块最大延时2.1 ns

文档预览

下载PDF文档
v6.0
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
HiRel Features
Commercial, Industrial, Automotive, and Military
Temperature Plastic Packages
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Ease of Integration
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin
Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification
Capability with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
High Performance
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
January 2004
© 2004 Actel Corporation
i
See the Actel website (www.actel.com) for the latest version of this datasheet.
我要说一句
大家对新的“积分制度”有啥感想,也帮我们看看有没考虑不周全的地方。...
soso 为我们提建议&公告
自动代码生成,can模块出来不能数据转换
C:\Users\sun\Desktop\微信截图_20150505162950 信号出来之后又个数据转换的模块 报错是: Can not resolve Simulink signal object 'VVNS_RTAzim_deg1' for output port 1 of 'app100ms/App ......
土豆_先生 DSP 与 ARM 处理器
你OUT了没。。。。
反正我OUT了,但现在不OUT了,我IN了一个。 大家别开枪先!是我!我不是托哈!为活跃板块给大家推个太阳能玩具哈,反正我觉着还可, 大家可以在淘宝收下:太阳能玩具六合一 以下是介 ......
ddllxxrr 能源基础设施
家用遥控器的解码过程?
一体化接收头是不是接收数据以后会将数据反向?也就是说0的高电平持续时间长,而1的高电平持续时间变为短,还有就是,接收到的数据分哪几部分,是不是先是引导码,然后数据,最后停止码,结束码 ......
j1a2s3o4n 51单片机
汽车电源系统过压、过流分析及对策
275678 ...
lemonade815 汽车电子
Verilog 和 VHDL 的区别
最近学习了一短时间FPGA,一直很好奇,Verilog和VHDL有什么区别? 下面是我查的一些资料,是不是由于verilog的语法和C相似,所以很受人青睐。 VHDL的综合能力比verilog 要强?? 学 ......
574433742 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2218  1734  413  1172  824  45  35  9  24  17 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved