电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A42MX24-2CQ100

产品描述FPGA, 684 CLBS, 14000 GATES, 135 MHz, PQFP100
产品类别半导体    可编程逻辑器件   
文件大小760KB,共123页
制造商ETC
下载文档 详细参数 全文预览

A42MX24-2CQ100概述

FPGA, 684 CLBS, 14000 GATES, 135 MHz, PQFP100

A42MX24-2CQ100规格参数

参数名称属性值
功能数量1
端子数量100
最大工作温度85 Cel
最小工作温度-40 Cel
最大供电/工作电压3.6 V
最小供电/工作电压3 V
额定供电电压3.3 V
加工封装描述PLASTIC, QFP-100
状态ACTIVE
工艺CMOS
包装形状RECTANGULAR
包装尺寸FLATPACK
表面贴装Yes
端子形式GULL WING
端子间距0.6500 mm
端子涂层TIN LEAD
端子位置QUAD
包装材料PLASTIC/EPOXY
温度等级INDUSTRIAL
组织684 CLBS, 14000 GATES
最大FCLK时钟频率135 MHz
可配置逻辑模块数量684
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
等效门电路数量14000
一个CLB模块最大延时2.1 ns

文档预览

下载PDF文档
v6.0
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
HiRel Features
Commercial, Industrial, Automotive, and Military
Temperature Plastic Packages
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Ease of Integration
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin
Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification
Capability with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
High Performance
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
January 2004
© 2004 Actel Corporation
i
See the Actel website (www.actel.com) for the latest version of this datasheet.

推荐资源

EEWORLD大学堂----电子科技大学《通信原理》经典教程(共39讲)
电子科技大学《通信原理》经典教程(共39讲):https://training.eeworld.com.cn/course/3888...
量子阱 无线连接
两种沟道MOS管电路的问题
如图下 用NMOS和PMOS当做防止电源反接的保护电路 【1】其中PMOS管的电路图好理解,对于NMOS管的电路图(最上面一个图) 输入Vin是直接连在其栅极处,但是MOS管的Vgs是有限度的,如果输入电 ......
shaorc 模拟电子
四轴可以干什么?有没有试过来钓鱼?
http://v.youku.com/v_show/id_XMTMyNzc1NzUzNg==.html ...
247153481 聊聊、笑笑、闹闹
FPGA电源管理问答
现场可编程门阵列(FPGA)是可以包括数千个典型的、可编程逻辑单元。一个由线和可编程开关的矩阵与单独的逻辑单元互连。典型的设计包括指定每个单元的简单逻辑功能和选择性地关闭互连矩阵中的 ......
eeleader FPGA/CPLD
LED倒装技术是怎么回事啊?
1、倒装(Flip chip)   1998年Lumileds公司封装出世界上第一个大功率LED(1W LUXOEN器件),使LED器件从以前的指示灯应用变成可以替代传统照明的新型固体光源,引发了人类历史上继白炽灯发 ......
探路者 LED专区

热门文章更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1824  1168  1787  1892  2678  37  24  36  39  54 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved