电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SSB3FF09021116NN

产品描述Barrier Strip Terminal Block, 15A, 1 Row(s), 1 Deck(s)
产品类别连接器    接线终端   
文件大小138KB,共6页
制造商Thomas & Betts Corporation
官网地址http://www.tnb.com/
下载文档 详细参数 全文预览

SSB3FF09021116NN概述

Barrier Strip Terminal Block, 15A, 1 Row(s), 1 Deck(s)

SSB3FF09021116NN规格参数

参数名称属性值
Reach Compliance Codeunknown
ECCN代码EAR99
其他特性POLYPROPYLENE, 94V-2
紧固方法SCREW
制造商序列号SSB3
安装类型BOARD
层数1
行数1
通路数9
额定电流15 A
额定电压300 V
安全认证UL
端子和端子排类型BARRIER STRIP TERMINAL BLOCK
线规14 AWG
Base Number Matches1
stm32和LPC的CAN,哪个功能更强?
咨询下,目前stm32和LPC的CAN,哪个功能更强?...
shaoh.12 NXP MCU
oscillaor phase noise求助
我搭建了一个最简单的正交LC oscillator. (quadrature). 要求phase noise -120dbc/hz.我的只能调到-111dbc/hz。求助大家如何设计才能达到要求?一般什么东西导致phase noise?如何才能减小phase noise? 谢谢。...
james_lvmu RF/无线
【FPGA问题讨论】用XILINX自带的XST做综合遇到问题
之前是用synplify的,现在改用XST,但是发现UCF文件中的一些语句不知道怎么写,比如用synplify是可以这样写,用XST呢,该怎么改? INST genblk0.FC_GTX_[0].FC2_DUAL LOC = GTX_DUAL_X1Y11;其中FC_GTX是用generate和for产生的blocks。有没有大虾知道,麻烦指点下。谢谢...
eeleader FPGA/CPLD
[求助] 如何用VHDL设计一个延时器
输入是一些随机产生的信号,要求所有的这些输入信号在延时100个时钟周期(外部时钟)后依次输出。请问这个该如何设计?谢谢!...
GeorgePCB FPGA/CPLD
TI LM3S8962开发板套件小板的作用~
昨天飞雪001问及小板的作用,这里解释一下:小板子是一个CAN的评估板,可以单独使用,但要另配仿真器要么就是连在大板子上用,可以用大板子上的仿真器...
soso 微控制器 MCU
如何设计RTC电路
RTC(Real_Time Clock)为整个电子系统提供时间基准,MCU、MPU、CPU均离不开RTC电路设计,在设计、应用RTC单元时,常常会发现延时、超时或者功耗过大现象,如何解决RTC精度以及功耗问题呢?本文将为您介绍时钟芯片PCF8563应用设计,并给出相应的解决方法。  一、什么是RTC  实时时钟(Real_Time Clock)简称为RTC,主要为各种电子系统提供时间基准。通常把集...
Aguilera 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 960  1326  1380  1471  1545 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved