电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

GS8662TT10BD-333IT

产品描述DDR SRAM, 8MX9, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FPBGA-165
产品类别存储    存储   
文件大小443KB,共29页
制造商GSI Technology
官网地址http://www.gsitechnology.com/
下载文档 详细参数 全文预览

GS8662TT10BD-333IT概述

DDR SRAM, 8MX9, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FPBGA-165

GS8662TT10BD-333IT规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称GSI Technology
零件包装代码BGA
包装说明LBGA, BGA165,11X15,40
针数165
Reach Compliance Codecompliant
ECCN代码3A991.B.2.B
最长访问时间0.45 ns
其他特性PIPELINED ARCHITECTURE, LATE WRITE
最大时钟频率 (fCLK)333 MHz
I/O 类型COMMON
JESD-30 代码R-PBGA-B165
JESD-609代码e0
长度15 mm
内存密度75497472 bit
内存集成电路类型DDR SRAM
内存宽度9
功能数量1
端子数量165
字数8388608 words
字数代码8000000
工作模式SYNCHRONOUS
最高工作温度85 °C
最低工作温度-40 °C
组织8MX9
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码LBGA
封装等效代码BGA165,11X15,40
封装形状RECTANGULAR
封装形式GRID ARRAY, LOW PROFILE
并行/串行PARALLEL
峰值回流温度(摄氏度)NOT SPECIFIED
电源1.5/1.8,1.8 V
认证状态Not Qualified
座面最大高度1.4 mm
最大待机电流0.24 A
最小待机电流1.7 V
最大压摆率0.545 mA
最大供电电压 (Vsup)1.9 V
最小供电电压 (Vsup)1.7 V
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Tin/Lead (Sn/Pb)
端子形式BALL
端子节距1 mm
端子位置BOTTOM
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度13 mm
Base Number Matches1

文档预览

下载PDF文档
GS8662TT07/10/19/37BD-450/400/350/333/300
165-Bump BGA
Commercial Temp
Industrial Temp
Features
• 2.0 Clock Latency
• Simultaneous Read and Write SigmaDDR™ Interface
• Common I/O bus
• JEDEC-standard pinout and package
• Double Data Rate interface
• Byte Write controls sampled at data-in time
• Burst of 2 Read and Write
• Dual-Range On-Die Termination (ODT) on Data (D), Byte
Write (BW), and Clock (K, K) inputs
• 1.8 V +100/–100 mV core power supply
• 1.5 V or 1.8 V HSTL Interface
• Pipelined read operation with self-timed Late Write
• Fully coherent read and write pipelines
• ZQ pin for programmable output drive strength
• Data Valid pin (QVLD) Support
• IEEE 1149.1 JTAG-compliant Boundary Scan
• 165-bump, 13 mm x 15 mm, 1 mm bump pitch BGA package
• RoHS-compliant 165-bump BGA package available
72Mb SigmaDDR-II+
TM
Burst of 2 SRAM
450 MHz–300 MHz
1.8 V V
DD
1.8 V or 1.5 V I/O
SRAMs. The GS8662TT07/10/19/37BD SigmaDDR-II+
SRAMs are just one element in a family of low power, low
voltage HSTL I/O SRAMs designed to operate at the speeds
needed to implement economical high performance
networking systems.
Clocking and Addressing Schemes
The GS8662TT07/10/19/37BD SigmaDDR-II+ SRAMs are
synchronous devices. They employ two input register clock
inputs, K and K. K and K are independent single-ended clock
inputs, not differential inputs to a single differential clock input
buffer.
Each internal read and write operation in a SigmaDDR-II+ B2
RAM is two times wider than the device I/O bus. An input data
bus de-multiplexer is used to accumulate incoming data before
it is simultaneously written to the memory array. An output
data multiplexer is used to capture the data produced from a
single memory array read and then route it to the appropriate
output drivers as needed. Therefore, the address field of a
SigmaDDR-II+ B2 RAM is always one address pin less than
the advertised index depth (e.g., the 8M x 8 has an 4M
addressable index).
SigmaDDR™ Family Overview
The GS8662TT07/10/19/37BD are built in compliance with
the SigmaDDR-II+ SRAM pinout standard for Common I/O
synchronous SRAMs. They are 75,497,472-bit (72Mb)
Parameter Synopsis
-450
tKHKH
tKHQV
2.22 ns
0.45 ns
-400
2.5 ns
0.45 ns
-350
2.86 ns
0.45 ns
-333
3.0 ns
0.45 ns
-300
3.3 ns
0.45 ns
Rev: 1.00a 11/2011
1/29
© 2011, GSI Technology
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
关于S12XF512地址空间的问题
本人刚开始学习单片机,用的是S12XF512的板子,有两个问题一直搞不懂想请教一下大虾。1、数据手册上写的空间映射从Local Memory Map到Global Memory Map,这个Global Memory Map指的是什么空间 ......
doom119 NXP MCU
EEWORLD大学堂----直播回放: 大大通助你解锁新一代 ADAS 技术
直播回放: 大大通助你解锁新一代 ADAS 技术:https://training.eeworld.com.cn/course/5181...
hi5 综合技术交流
MSP430_C语言例题
。。。。。。。。。...
blessall0203 微控制器 MCU
1元钱制作穷人专用msp430开发板
自从年初入魔单片机以后,把自己的业余时间全部都用来瞎折腾了,在论坛看大家玩launchPad挺爽的,无奈手头没有,年前ti送的那批也没赶上,好在ti提供样片试用,这样能给我这样银子不多的人有机 ......
flashria 微控制器 MCU
verilog动态驱动1602
调了很久终于调出来了,累屁我了,, 说下大概的思路,我现在完成的是可以往1602的指定地址写入指定的数据,每个只写入一次,避免重复操作,,我是从单片机的思路转过来的,,比较麻烦,用标志 ......
kobe1941 FPGA/CPLD
日语字符在日语版设备上显示成乱码?
在软件输入面板上点击一个按键, 封装接口IIMCallBack的函数SendString: void CMyInputPanel::SendChar(wchar_t ch) { if( ch == L'{' ) { SendVirtualKey(VK_BACK); } ......
nishiyitouniu 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2870  1897  2659  2246  1117  10  52  49  29  21 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved