BTRS-7840CEG,BTRS-7840CEG pdf中文资料,BTRS-7840CEG引脚图,BTRS-7840CEG电路-Datasheet-电子工程世界

BTRS-7840CEG: 产品描述Transceiver, Through Hole Mount,; 产品类别无线/射频/通信光纤; 文件大小116KB，共5页; 制造商Optoway; 官网地址http://www.optoway.com; 标准

下载文档详细参数选型对比全文预览

BTRS-7840CEG概述

Transceiver, Through Hole Mount,

	BTRS-7840CEG	BTRS-7840C-SP50G
描述	Transceiver, Through Hole Mount,	Transceiver, Through Hole Mount,
是否Rohs认证	符合	符合
厂商名称	Optoway	Optoway
Reach Compliance Code	compliant	compliant
光纤设备类型	TRANSCEIVER	TRANSCEIVER
安装特点	THROUGH HOLE MOUNT	THROUGH HOLE MOUNT
最高工作温度	70 °C	70 °C
标称工作波长	1490 nm	1490 nm
最大供电电压	3.47 V	3.47 V
表面贴装	NO	NO
Base Number Matches	1	1

全球最搞怪发明，不得不服: 1超强的山寨版私家车超强的山寨版私家车，看了此图，网友不禁感慨，这车太牛，不用办照就可上路行驶，堪称中国最牛私家车！2日本人发明的地铁休眠器　　不注意看还以为是有人上吊呢……3柬埔寨民众自制“土火车”行驶于铁路上　　在柬埔寨首都金边北部的一些省份，当地居民驾驶自制的“土火车”行驶在废弃的乡间铁路上。[国家再穷，老百姓也不忘发明创造啊]发明是逼出来的...; xyh_521 创意市集

【低功耗】Actel IGLOO系列超低功耗,小封装FPGA下载: Actel IGLOO系列超低功耗,小封装FPGA下载Actel IGLOO Family Represents the True Alternative to ASICsand CPLDsfor Portable Applications5 μW static power in Flash*Freeze Mode4 X less static power than nearest competi...; hangsky FPGA/CPLD

开水烫不死的青蛙为什么被温水煮死了: 人天生就是有惰性的，“生于忧患，死于安乐”和“青蛙效应”时刻提醒我们去改变已有的生活。　　“青蛙效应”是指将一只青蛙扔进煮沸的大锅里，青蛙感到灼热，触电般跳出了大锅。接着，又把这只青蛙放进一个装满凉水的大锅里，然后用小火慢慢加热，青蛙虽然感觉到外界温度的变化，但没有立即往外跳。过了一会儿水的温度越来越高，青蛙难以忍受想跳出去，却失去了弹跳的能力，只能等着被煮熟。　　微软的比尔·盖茨有这样一句名言：...; sijialgc 工作这点儿事

请教如何“建立winCE的软件开发工具包（SDK）并把BSP打包到.msi安装文件”: 开发BSP的最后一步是建立软件开发工具包（SDK）并把BSP打包到.msi安装文件里这样它就可以被其他人安装。SDK是开发者用来为某个OS编写应用程序的一系列头文件，库，相关联的文件，运行时文件，OS扩展和帮助文档。SDK的内容允许开发者在你的OS得运行时镜像上建立和调试应用程序。Windows CE提供用来从BSP建立SDK的SDK向导，还有用来把BSP打包成.msi安装文件的导出向导。----...; jinn129160 WindowsCE

乱玩BeagleBone2- BeagleBone建立自己的家庭多媒体服务器: 忙了一晚上，查了各种文章，终于把BBB搞了一个家庭多媒体服务器，实现局域网的DLNA播放，在电视上可以直接播放插在狗板上u盘里的视频了。这样即使闲着也不会浪费，物尽其用啊。效果图：基本思路是Ubuntu+minidlna，下面简单说明下实现方法：1、网络。我是把狗板直接用网线连笔记本，笔记本用无线上网共享过去的，方便串口调试。网络地址用的自动，所以平时直接连接路由器即可。执行一次ping [url...; shower.xu DSP 与 ARM 处理器

求助关于顶层文件: 写了一个顶层文件，如下entity top isPort ( CLK : inSTD_LOGIC;RX : inSTD_LOGIC;rst : inSTD_LOGIC;GPIO : inoutSTD_LOGIC_VECTOR (0 downto 0);TX : outSTD_LOGIC; INT : out STD_LOGIC_VECTOR (0 downto 0));end top;archit...; qd0090 FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多