电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

ASVV-FREQ-20-N151-T

产品描述HCMOS/TTL Output Clock Oscillator, 1.54MHz Min, 155.52MHz Max
产品类别无源元件    振荡器   
文件大小509KB,共1页
制造商Abracon
官网地址http://www.abracon.com/index.htm
标准  
下载文档 详细参数 全文预览

ASVV-FREQ-20-N151-T概述

HCMOS/TTL Output Clock Oscillator, 1.54MHz Min, 155.52MHz Max

ASVV-FREQ-20-N151-T规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Abracon
Reach Compliance Codecompliant
其他特性TAPE AND REEL; TRISTATE ENABLE/DISABLE FUNCTION
最大控制电压3.15 V
最小控制电压0.15 V
最长下降时间8 ns
频率调整-机械NO
频率偏移/牵引率150 ppm
频率稳定性20%
线性度10%
制造商序列号ASVV
安装特点SURFACE MOUNT
最大工作频率155.52 MHz
最小工作频率1.54 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型HCMOS/TTL
输出负载2 TTL, 15 pF
物理尺寸7mm x 5mm x 1.7mm
最长上升时间8 ns
标称供电电压3.3 V
表面贴装YES
最大对称度40/60 %
Base Number Matches1

文档预览

下载PDF文档
VOLTAGE-CONTROLLED CRYSTAL OSCILLATORS
MINIATURE CERAMIC • HCMOS • SURFACE MOUNT• 5Vdc or 3.3Vdc
ASLV and ASV V Series
FEATURES:
7.0 x 5.0 x 1.7 mm
APPLICATIONS:
• Low profile (1.7 mm) ceramic VCXO.
• Enable / Disable functions.
• 7.0 mm x 5.0 mm seam welded.
• Phase locked loops (PLLs).
• Synthesizers.
ASLV
• 5 Vdc or 3.3 Vdc.
• Suitable for reflow methods
.
• HCMOS/TTL output.
• Clock Recover, Digital transmission device.
• Digital set-top box.
ASV V
STA
Range
(F
S
Frequency
NDARD
o
)
PECIFICATIONS
(See Note)
1.544MHz -
155.52MHz
Operating Temperature (T
OPR
)
0°C to +70°C
(See Option)
Storage Temperature (T
STO
)
-40°C to +85°C
Frequency Stability
(DF/ F
o
)
±50ppm max.
(See Options)
Supply Voltage
(V
dd
)
5Vdc ±5%
3.3Vdc ±5%
Input Current
(I
dd
)
10mA max. for F < 20MHz 10mA max. for F < 20MHz
20mA max. for F < 40MHz
30mA max. for F < 60MHz
15mA max. for F < 40MHz
25mA max. for F < 60MHz
PARAMETERS
STANDARD SPECIFICATIONS
Duty Cycle or Symmetry
40 / 60% max.
(See Options)
Rise and Fall Times (T
R
/
T
F
)
8ns max.
Output Load
15pF or 2TT L
Output Voltage
(V
OH
)
0.9 *V
dd
min.
(V
OL
)
0.1*Vdd max.
Transfer Function
Positive
Voltage Control
(Vc)
2.5Vdc ±2.0V
1.65Vdc ±1.5V
Frequency Deviation
±100ppm min.
(See options)
±80ppm min.
(See options)
“1” or Open: Oscillation max.
> 2.2V
_
Linearity
±10%
“0”: (Hi Z)
< 0.8V
Start-up Time
(T
OSC
)
10ms max.
Output Disabled in high impedance
(V
IH
)
‘1’
OR
O
PEN
: O
SCILLATION
> 2.2V
Tristate Function
(V
IL
)
‘0’
(H
I
Z)
< 0.8V
Period jitter one sigma
±10ps max.
Period jitter abslute
±100ps max.
Dimensions: Inches (mm)
Note:
Higher frequencies
available. Please
call.
PIN
NO.
FUNCTION
Voltage Control Vc
Tristate E/D
GND / Case
Output
N / C
**
Vdd
A bypass capacitor 0.01 µF is required from Vdd to Gnd.
Please call us for higher frequencies. Test circuit, waveforms, see appendix B.
Environmental and mechanical specifications see appendix C, Group 2.
Marking, see appendix G. Tape and Reel, see appendix H.(1,000 pcs.reel).
Application notes, see appendix A. Recommended handling, see appendix F.
** pin 5 E/D
(ASLV1 or ASVV1)
Operating
Temperature
Range
0°C~50°C
-
0°C~60°C
-10°C~60°C
0°C~70°C
-10°C~70°C
-20°C~70°C
-40°C~85°C
code
I
B
D
C
F
E
L
0
1
2
3
4
5
6
Frequency stability (± ppm)
5ppm 10ppm 15ppm 20ppm 30ppm 50ppm
05
10
15
20
30
50
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
ORDERING OPTIONS
AS X V- Frequency - Temperature stability - Duty Cycle - Pulling - Packaging
L or V
-S for 45 / 55%
@
1
/
2 Vdd
N151 for ± 150ppm min.
N102 for ± 100ppm min.
N152 for ± 150ppm min.
@
Vc
@
Vc
@
Vc
XX.XXXXX MHz
-T
Tape and Reel
= 0V to 5Vdc*
= 0V to 3.0Vdc*
= 0V to 3.0Vdc*
ABRACON
60
0= available
ABRACON IS
ISO 9001 / QS 9000
CERTIFIED
®
NOTE: Left blank if standard
All specifications and markings subject to change without notice
C O R P O R AT I O N
29 Journey • Aliso Viejo, CA 92656 • USA
(949) 448-7070 •
F
AX
: (949) 448-8484
E-
MAIL
:
abinfo
@
abracon.com •
I
NTERNET
A
DDRESS
:
www.abracon.com
出售剩余的高速DA芯片AD9772A和时钟合成芯片CDCM7005
这两种芯片都只有2片了,便宜卖给喜欢自己做东西的兄弟 这些都是做项目剩余下来得,经过我实际做板测试,确实都是原装的好芯片,AD9772A用带海绵的盒子包的好好的,当然已经开封过了,不然我自 ......
fengyuner 淘e淘
欢迎加入c8051f群
这是一个面向c8051f的技术群,有热心的朋友和积极向上的氛围,如果您加入必然给您的c8051f的学习带来极大的帮助! 群一:3318950 群二:74346610 可以同时加入!...
shenzao 嵌入式系统
怎么在这个程序里加蜂鸣器啊
:Cry:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity xiaoba10 isport( clk:in std_logic;-- co :out std_logic;--蜂鸣器 le ......
ws131d FPGA/CPLD
问一个有关vc33存储器配置的问题
我现在要设计一个vc33的应用系统,存储器分配如下400000--480000 为 EEPROM 程序存储器存储区 100000--180000为 SRAM 数据,程序存储器 在设计时该如何管理/page0,/page1,/page2,/page3这些信号 ......
lyzj3210 模拟与混合信号
固件的存储区域
请问固件为什么不存储在ROM呢,这样不就可以防止掉固件了吗?我对这一点有些不解。 ...
梦溪开物 单片机
【项目外包】FPGA中实现TCP/IP IPV4或者IPV6的协议栈
FPGA中实现TCP/IP IPV4或者IPV6的协议栈 项目预算:¥ 3,000~20,000 开发周期: 45天 项目分类: 嵌入式 竞标要求: ......
CSTO项目交易 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2315  2895  2387  2064  1328  47  59  49  42  27 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved