P2811A-08TR,P2811A-08TR pdf中文资料,P2811A-08TR引脚图,P2811A-08TR电路-Datasheet-电子工程世界

P2811A-08TR: 产品描述Clock Generator, 40MHz, CMOS, PDSO8, TSSOP-8; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小371KB，共8页; 制造商ALSC [Alliance Semiconductor Corporation]

下载文档详细参数选型对比全文预览文档解析

P2811A-08TR概述

Clock Generator, 40MHz, CMOS, PDSO8, TSSOP-8

参数名称	属性值
是否Rohs认证	不符合
厂商名称	ALSC [Alliance Semiconductor Corporation]
零件包装代码	SOIC
包装说明	TSSOP,
针数	8
Reach Compliance Code	unknown
ECCN代码	EAR99
JESD-30 代码	R-PDSO-G8
JESD-609代码	e0
长度	4.4 mm
端子数量	8
最高工作温度	70 °C
最低工作温度
最大输出时钟频率	40 MHz
封装主体材料	PLASTIC/EPOXY
封装代码	TSSOP
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED
主时钟/晶体标称频率	40 MHz
认证状态	Not Qualified
座面最大高度	1.1 mm
标称供电电压	3.3 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	TIN LEAD
端子形式	GULL WING
端子节距	0.65 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	3 mm
uPs/uCs/外围集成电路类型	CLOCK GENERATOR, OTHER
Base Number Matches	1

P28xx系列集成电路是专为降低电磁干扰（EMI）而设计的集成电路，其技术优势主要包括：

P28xx通过调制单一PLL（相位锁定环）的输出来“展宽”合成时钟的带宽，从而降低其谐波的峰值幅度，与典型的由振荡器和大多数时钟发生器产生的窄带信号相比，显著降低了系统的EMI。这种通过增加信号带宽来降低EMI的技术被称为“展频时钟生成”。

	P2811A-08TR	P2814A-08TR
描述	Clock Generator, 40MHz, CMOS, PDSO8, TSSOP-8	Clock Generator, 160MHz, CMOS, PDSO8, TSSOP-8
是否Rohs认证	不符合	不符合
零件包装代码	SOIC	SOIC
包装说明	TSSOP,	TSSOP, TSSOP8,.25
针数	8	8
Reach Compliance Code	unknown	unknown
ECCN代码	EAR99	EAR99
JESD-30 代码	R-PDSO-G8	R-PDSO-G8
JESD-609代码	e0	e0
长度	4.4 mm	4.4 mm
端子数量	8	8
最高工作温度	70 °C	70 °C
最大输出时钟频率	40 MHz	160 MHz
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	TSSOP	TSSOP
封装形状	RECTANGULAR	RECTANGULAR
封装形式	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED	NOT SPECIFIED
主时钟/晶体标称频率	40 MHz	40 MHz
认证状态	Not Qualified	Not Qualified
座面最大高度	1.1 mm	1.1 mm
标称供电电压	3.3 V	3.3 V
表面贴装	YES	YES
技术	CMOS	CMOS
温度等级	COMMERCIAL	COMMERCIAL
端子面层	TIN LEAD	Tin/Lead (Sn/Pb)
端子形式	GULL WING	GULL WING
端子节距	0.65 mm	0.65 mm
端子位置	DUAL	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED	NOT SPECIFIED
宽度	3 mm	3 mm
uPs/uCs/外围集成电路类型	CLOCK GENERATOR, OTHER	CLOCK GENERATOR, OTHER
Base Number Matches	1	1

有关乘法器、加法器的问题: 乘法器、加法器直接使用了Verilog语言中的乘法、加法算术运算符，由于频率不是很高，FPGA验证通过。不知在Asic中，这样的写法可不可行。因为我自己用超前进位写的加法器和用Booth算法写的乘法器综合出的面积都比用Verilog语言中的乘法、加法算术运算符写出的代码综合出的面积要大。请问大家是怎么解决的。...; eeleader FPGA/CPLD

TI网站上发现的hercules视频教程: [table=98%][tr][td][list][/list][/td][td][table=98%][tr][td][align=left][url=http://focus.ti.com/general/docs/trainingsearchresults.tsp?sectionId=616&topic=6&subTopic=1931&eventTypeId=-1ion=-1&dateRan...; ddllxxrr 微控制器 MCU

工作纠结中: 本人研三即将毕业，在找工作的浪潮中摸爬滚打几个月？心里很是纠结？一是自己找到了一个比较喜欢的职位，但薪资不是很高，公司不是很大。当看到别人找到了大公司，拿到了好的待遇薪资，心里有点不舒服？觉得自己也可拿到，但是我现在的公司催得急，就签了，医疗器械的。当时就很纠结，是自己喜欢的，但薪资不是很好。但是怕后来找不到更好的（心虚不自信啊）。心里一直在调整，但还是不大甘心！二是找工作中一些公司看到我的经历(...; chenxinli 工作这点儿事

数九寒天歌: [p=null, 2, left]冬至数九寒天歌[/p][p=null, 2, left]“一九二九不出手，[/p][p=null, 2, left]三九四九冰上走，[/p][p=null, 2, left]五九六九沿河看柳，[/p][p=null, 2, left]七九河开，八九燕来，[/p][p=null, 2, left]九九加一九，耕牛遍地走。”[/p][p=null, 2, left]唱...; okhxyyo 聊聊、笑笑、闹闹

求大神看看这段程序啊: [code]--当一组数据来到时，要求检测到55、AA两个字节，然后把两个字节后边的N个字节保存下来--这段程序我检测到55、aa两个数据后，拉高一个标志位falg，然后对rdsig计数N后，再拉低标志位--然后在下一模块，当标志位为1时，保存数据library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ent...; pinggougou FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多