电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PX-5001-EAT-KFXB-FREQ2

产品描述ACMOS Output Clock Oscillator, 15MHz Min, 800MHz Max, ROHS COMPLIANT, J-LEADED PACKAGE-4
产品类别无源元件    振荡器   
文件大小420KB,共5页
制造商Vectron International, Inc.
官网地址http://www.vectron.com/
标准  
下载文档 详细参数 全文预览

PX-5001-EAT-KFXB-FREQ2概述

ACMOS Output Clock Oscillator, 15MHz Min, 800MHz Max, ROHS COMPLIANT, J-LEADED PACKAGE-4

PX-5001-EAT-KFXB-FREQ2规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Reach Compliance Codecompliant
最长下降时间10 ns
频率调整-机械NO
频率稳定性25%
JESD-609代码e4
制造商序列号PX-500
安装特点SURFACE MOUNT
最大工作频率800 MHz
最小工作频率15 MHz
最高工作温度70 °C
最低工作温度
振荡器类型ACMOS
输出负载15 pF
物理尺寸14.2mm x 9.14mm x 4.77mm
最长上升时间10 ns
最大供电电压3.465 V
最小供电电压3.135 V
标称供电电压3.3 V
表面贴装YES
最大对称度60/40 %
端子面层Gold (Au) - with Nickel (Ni) barrier
Base Number Matches1
大家中秋国庆8天假期都有什么安排啊
RT,大家都有什么计划?回家?旅游?:lol还是宅着不会有人需要加班吧:funk:...
sint27 聊聊、笑笑、闹闹
终于进了自己喜欢的公司,同时第一次散分!!!!!!
终于进了自己喜欢的公司,同时第一次散分!!!!!!...
超超真 嵌入式系统
WinCE启动慢
到了Log2Phys: Logical 0x500 -> Physical 0x900很久之后,才会到System ready!...
Alan1987 WindowsCE
【FPGA小技巧】三级逻辑有多快?怎样计算?
w3级逻辑的速度有多快?w布线时延大致可估算为与逻辑时延相等—下面Slice的时延是Tilo,从F,G经过LUT输出的时延TCKO, 时钟到输出的时延;TDICK 时钟到输入的时延;...
eeleader FPGA/CPLD
verilog语法总结
一:基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire,而寄存器可能综合成WIRE,锁存器和触发器。二:verilog语句结构到门级的映射1、连续性赋值:assign连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合成由组合逻辑驱动的结点。Assign语句中的延时综合时都将忽视。2、过程性赋值:过程性赋值只出现在always语句中。阻塞...
eeleader FPGA/CPLD
最近大家都很忙吗?
一看,都没表示新的意见...
eeleader 工作这点儿事

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 313  377  398  1185  1416 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved