64111-S20-12-0500,64111-S20-12-0500 pdf中文资料,64111-S20-12-0500引脚图,64111-S20-12-0500电路-Datasheet-电子工程世界

64111-S20-12-0500: 产品描述Board Stacking Connector, 40 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小118KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

64111-S20-12-0500概述

Board Stacking Connector, 40 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Black Insulator, Receptacle,

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Amphenol(安费诺)
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	PACKAGING TRAYS
主体宽度	0.348 inch
主体深度	0.5 inch
主体长度	2.11 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD STACKING CONNECTOR
联系完成配合	GOLD (15) OVER NICKEL
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
介电耐压	500VAC V
滤波功能	NO
IEC 符合性	NO
绝缘电阻	10000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
MIL 符合性	NO
制造商序列号	64111
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	15u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.14 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	40
UL 易燃性代码	94V-0
Base Number Matches	1

电源的电磁干扰[转帖]: 摘要：在叙述电磁兼容的定义及其试验方法的基础上介绍抑制电磁干扰的一般方法及其存在的问题。最后介绍新型抗电磁干扰器件—FTS系列群脉冲对抗器与LSA系列雷击浪涌吸收器的特点。关键词：电磁干扰电磁兼容电磁兼容试验新型抗电磁干扰器件1 引言电磁兼容（EMC）是指设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。随着电子产品越来越多地采用低功耗、高速度、高集成度...; gaga 电源技术

【晒样片】+增压式SN65HVD26X Turbo CAN FD 系列: [i=s] 本帖最后由 yichun417 于 2015-3-27 14:56 编辑 [/i]描述此 CAN 收发器符合 ISO1189-2 高速 CAN（控制器局域网）物理层标准。它被设计用于具有灵活数据速率的 CAN 中超过每秒 2 兆比特 (Mbps) 的数据速率，短距网络 CAN 中大于 1Mbps 的数据速率，以及长距离和高负载网络中的增强型时序裕量和更高的数据速率。此器件提供很多保...; yichun417 TI技术论坛

TMS320 LF2407A在CAN总线上的应用研究: [size=5]TMS320 LF2407A在CAN总线上的应用研究[/size][size=5][/size][size=5][/size][size=5][/size]...; fish001 微控制器 MCU

<基于S3C44B0X嵌入式uCLinux系统原理及应用> 谁有这本书，能不能发给我啊，要分可以加！: 如题，这本书不好买啊，也没试过网上购物，那位兄台有的话能不能发给我，或都告诉我下载地址感激不尽！...; tong0202 Linux与安卓

jtag测试正常，as下载后结果不对。这个是时序导致的吗？怎么解决？: 我还不会设置时序约束我采用classic时序分析，结果是pll的输出没有到我的时钟期望，可jtag却能却能正常运行。时钟没到期望值指出的路径的时钟是已经经过分频的时钟，并不希望到那么高的时钟[[i] 本帖最后由 liily 于 2011-7-25 13:10 编辑 [/i]]...; liily FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多