98414-S06-14ULF,98414-S06-14ULF pdf中文资料,98414-S06-14ULF引脚图,98414-S06-14ULF电路-Datasheet-电子工程世界

98414-S06-14ULF: 产品描述Board Connector, 14 Contact(s), 2 Row(s), Male, Straight, 0.079 inch Pitch, Solder Terminal, Locking, Cream Insulator, Plug, LEAD FREE; 产品类别连接器连接器; 文件大小192KB，共2页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

98414-S06-14ULF在线购买

供应商	器件名称	价格	最低购买	库存
	98414-S06-14ULF	-	-	点击查看	点击购买

Board Connector, 14 Contact(s), 2 Row(s), Male, Straight, 0.079 inch Pitch, Solder Terminal, Locking, Cream Insulator, Plug, LEAD FREE

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	LEAD FREE
Reach Compliance Code	compliant
ECCN代码	EAR99
Is Samacsys	N
其他特性	ROHS COMPLIANT, TUBE PKG
主体宽度	0.24 inch
主体深度	0.232 inch
主体长度	0.63 inch
主体/外壳类型	PLUG
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (15)
联系完成终止	Matte Tin (Sn) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	COPPER ALLOY
触点模式	RECTANGULAR
触点电阻	25 mΩ
触点样式	SQ PIN-SKT
DIN 符合性	NO
介电耐压	650VAC V
耐用性	100 Cycles
滤波功能	NO
IEC 符合性	NO
最大插入力	1.7514 N
绝缘电阻	1000000000 Ω
绝缘体颜色	CREAM
绝缘体材料	THERMOPLASTIC
JESD-609代码	e3
MIL 符合性	NO
制造商序列号	98414
插接触点节距	0.079 inch
匹配触点行间距	0.079 inch
混合触点	NO
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
PCB触点行间距	2.0066 mm
电镀厚度	15u inch
额定电流（信号）	2 A
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.098 inch
端子节距	2 mm
端接类型	SOLDER
触点总数	14
UL 易燃性代码	94V-0
撤离力-最小值	.1946 N
Base Number Matches	1

strip: 'mpy-cross': No such file??: 您好！刚接触这个makefile不太熟。用的WIN7是 64位的 windows。采用mingw32.我下载的官网github V1.9程序编译时候出现mingw32-make[1]: Entering directory 'G:/h-py/micropython-1.9/mpy-cross'mkdir -p build/mkdir -p build/py/mkdir -p build/py/.....; xlsbz MicroPython开源版块

有奖评测：沁恒RISC-V架构32位通用MCU CH32V103: 感兴趣的网友，点此抓紧申请，申请截止到1月17日。本次活动开发板：CH32V103C-EVT来自：南京沁恒微电子股份有限公司开发板数量：10CH32V103系列是以RISC-V 3A处理器为核心的32位通用微控制器，该处理器基于RISC-V开源指令集设计。片上集成了时钟安全机制、多级电源管理、通用DMA控制器。此系列具有1路USB2.0主机/设备接口、多通道12位ADC转换模块、多通道TouchK...; EEWORLD社区国产芯片交流

示波器前端电路有关触发电平和直流输入阻抗的困惑: 最近在尝试做示波器前端电路，遇到了一些问题。1、要求直流输入阻抗1M欧，我在跟随器的输入引脚那里用了1个1M欧电阻接地，用信号发生源做输入，但是发现信号衰减的很厉害。2、题目要求：电平[font=Times New Roman]-1V~1V [/font]可调（相对输出信号），步进不大于 [font=Times New Roman]10mV[/font] 。如何理解？如何进行电路设计？...; 扶摇- 模拟电子

verilog 中的for循环: 请问verilog中的for循环的循环次数可不可以作为输入参数，如 for(index=2;index<=n;index=index+4'b1) 其中的n作为函数的输入，我这样在quartus2 中综合报错，在modelism中没有报错，但是仿真不正确，不知道是不是由这个原因引起的。...; wenhuawu FPGA/CPLD

努力前行+盘点我的2018: [i=s] 本帖最后由 chenzhufly 于 2019-1-26 20:59 编辑 [/i][b][color=#5E7384]此内容由EEWORLD论坛网友[size=3]chenzhufly[/size]原创，如需转载或用于商业用途需征得作者同意并注明出处[/color][/b][align=left]2018年的总结来的有点迟，几次提笔又几次放下，或许是由于惰性吧，但又怕拖的太久，就真的...; chenzhufly 聊聊、笑笑、闹闹

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多