电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SN74LS109AD

产品描述J-Kbar Flip-Flop, LS Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output, TTL, PDSO16, SOIC-16
产品类别逻辑    逻辑   
文件大小147KB,共4页
制造商Motorola ( NXP )
官网地址https://www.nxp.com
下载文档 详细参数 全文预览

SN74LS109AD在线购买

供应商 器件名称 价格 最低购买 库存  
SN74LS109AD - - 点击查看 点击购买

SN74LS109AD概述

J-Kbar Flip-Flop, LS Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output, TTL, PDSO16, SOIC-16

SN74LS109AD规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Motorola ( NXP )
包装说明SOIC-16
Reach Compliance Codeunknown
系列LS
JESD-30 代码R-PDSO-G16
JESD-609代码e0
长度9.9 mm
逻辑集成电路类型J-KBAR FLIP-FLOP
最大频率@ Nom-Sup25000000 Hz
最大I(ol)0.008 A
位数2
功能数量2
端子数量16
最高工作温度70 °C
最低工作温度
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP16,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE
电源5 V
最大电源电流(ICC)8 mA
传播延迟(tpd)40 ns
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)5.25 V
最小供电电压 (Vsup)4.75 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术TTL
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
触发器类型POSITIVE EDGE
宽度3.9 mm
最小 fmax25 MHz
Base Number Matches1

文档预览

下载PDF文档
SN54/74LS109A
DUAL JK POSITIVE
EDGE-TRIGGERED FLIP-FLOP
The SN54/ 74LS109A consists of two high speed completely independent
transition clocked JK flip-flops. The clocking operation is independent of rise
and fall times of the clock waveform. The JK design allows operation as a D
flip-flop by simply connecting the J and K pins together.
LOGIC DIAGRAM
DUAL JK POSITIVE
EDGE-TRIGGERED FLIP-FLOP
LOW POWER SCHOTTKY
SET (SD)
5(11)
Q
CLEAR (CD)
1(15)
CLOCK
4(12)
Q
7(9)
J
2(14)
6(10)
J SUFFIX
CERAMIC
CASE 620-09
16
1
K
3(13)
16
1
N SUFFIX
PLASTIC
CASE 648-08
16
MODE SELECT — TRUTH TABLE
INPUTS
OPERATING MODE
SD
Set
Reset (Clear)
*Undetermined
Load “1” (Set)
Hold
Toggle
Load “0” (Reset)
L
H
L
H
H
H
H
CD
H
L
L
H
H
H
H
J
X
X
X
h
l
h
l
K
X
X
X
h
h
l
l
Q
H
L
H
H
q
q
L
Q
L
H
H
L
q
q
H
OUTPUTS
1
D SUFFIX
SOIC
CASE 751B-03
ORDERING INFORMATION
SN54LSXXXJ
SN74LSXXXN
SN74LSXXXD
Ceramic
Plastic
SOIC
LOGIC SYMBOL
5
11
* Both outputs will be HIGH while both SD and CD are LOW, but the output states
are unpredictable if SD and CD go HIGH simultaneously.
H, h = HIGH Voltage Level
L, I = LOW Voltage Level
X = Don’t Care
l, h (q) = Lower case letters indicate the state of the referenced input (or output)
l, h (q) =
one set-up time prior to the LOW to HIGH clock transition.
2
J
SD
Q
6
14
J
SD
Q
10
4
CP
7
CD
Q
12
CP
3
K
13
K
CD
Q
9
1
15
VCC = PIN 16
GND = PIN 8
FAST AND LS TTL DATA
5-181

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1115  1519  1169  1759  424  28  56  18  16  45 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved