Dual J-K Negative-Edge-Triggered Flip-Flops With Clear and Preset 16-SOIC -40 to 85
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
厂商名称 | Philips Semiconductors (NXP Semiconductors N.V.) |
Reach Compliance Code | _compli |
控制类型 | ENABLE LOW |
JESD-30 代码 | R-PDSO-G56 |
JESD-609代码 | e0 |
逻辑集成电路类型 | BUS DRIVER |
最大I(ol) | 0.024 A |
位数 | 20 |
功能数量 | 1 |
端子数量 | 56 |
最高工作温度 | 85 °C |
最低工作温度 | -40 °C |
输出特性 | 3-STATE |
输出极性 | TRUE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | TSSOP |
封装等效代码 | TSSOP56,.3,20 |
封装形状 | RECTANGULAR |
封装形式 | SMALL OUTLINE, THIN PROFILE, SHRINK PITCH |
电源 | 3.3 V |
Prop。Delay @ Nom-Su | 3.6 ns |
认证状态 | Not Qualified |
标称供电电压 (Vsup) | 3.3 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | INDUSTRIAL |
端子面层 | Tin/Lead (Sn85Pb15) |
端子形式 | GULL WING |
端子节距 | 0.5 mm |
端子位置 | DUAL |
74ALVC16836ADGG | 74ALVC16836A | |
---|---|---|
描述 | Dual J-K Negative-Edge-Triggered Flip-Flops With Clear and Preset 16-SOIC -40 to 85 | Dual J-K Negative-Edge-Triggered Flip-Flops With Clear and Preset 16-SOIC -40 to 85 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved