电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74ACT280B

产品描述9 BIT PARITY GENERATOR/CHECKER
产品类别逻辑    逻辑   
文件大小60KB,共8页
制造商ST(意法半导体)
官网地址http://www.st.com/
标准
下载文档 详细参数 选型对比 全文预览

74ACT280B概述

9 BIT PARITY GENERATOR/CHECKER

74ACT280B规格参数

参数名称属性值
是否Rohs认证符合
厂商名称ST(意法半导体)
零件包装代码DIP
包装说明DIP, DIP14,.3
针数14
Reach Compliance Codecompli
系列ACT
JESD-30 代码R-PDIP-T14
JESD-609代码e3
逻辑集成电路类型PARITY GENERATOR/CHECKER
位数9
功能数量1
端子数量14
最高工作温度125 °C
最低工作温度-55 °C
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装等效代码DIP14,.3
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
电源5 V
传播延迟(tpd)14.5 ns
认证状态Not Qualified
座面最大高度5.1 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术CMOS
温度等级MILITARY
端子面层Matte Tin (Sn)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度7.62 mm

文档预览

下载PDF文档
®
74ACT280
9 BIT PARITY GENERATOR/CHECKER
s
s
s
s
s
s
s
s
s
HIGH SPEED: t
PD
= 4 ns (TYP.) at V
CC
= 5V
LOW POWER DISSIPATION:
I
CC
= 4
µA
(MAX.) at T
A
= 25
o
C
COMPATIBLE WITH TTL OUTPUTS
V
IH
= 2V (MIN), V
IL
= 0.8V (MAX)
50Ω TRANSMISSION LINE DRIVING
CAPABILITY
SYMMETRICAL OUTPUT IMPEDANCE:
|I
OH
| = I
OL
= 24 mA (MIN)
BALANCED PROPAGATION DELAYS:
t
PLH
t
PHL
OPERATING VOLTAGE RANGE:
V
CC
(OPR) = 4.5V to 5.5V
PIN AND FUNCTION COMPATIBLE WITH
74 SERIES 280
IMPROVED LATCH-UP IMMUNITY
B
M
(Plastic Package)
(Micro Package)
ORDER CODES :
74ACT280B
74ACT280M
nine data inputs control the output conditions.
When the number of high level input is odd,
ΣODD
output is kept high and
ΣEVEN
output low.
Conservely, when the output is even,
Σ
EVEN
output is kept high and
ΣODD
low.
The IC generates either odd or even parity
making it flexible application.
The word-length capability is easily expanded by
cascading.
The device is designed to interface directly High
Speed CMOS systems with TTL, NMOS and
CMOS output voltage levels.
All inputs and outputs are equipped with
protection circuits against static discharge, giving
them 2KV ESD immunity and transient excess
voltage.
DESCRIPTION
The AC280 is an advanced high-speed CMOS 9
BIT PARITY GENERATOR - CHECKER
fabricated with sub-micron silicon gate and
double-layer metal wiring C
2
MOS technology. It is
ideal for low power applications mantaining high
speed operation similar to eqivalent Bipolar
Schottky TTL.
It is composed of nine data inputs (A to I) and
odd/even parity outputs (
Σ
ODD and
Σ
EVEN). The
PIN CONNECTION AND IEC LOGIC SYMBOLS
December 1998
1/8

74ACT280B相似产品对比

74ACT280B 74ACT280 74ACT280M
描述 9 BIT PARITY GENERATOR/CHECKER 9 BIT PARITY GENERATOR/CHECKER 9 BIT PARITY GENERATOR/CHECKER
是否Rohs认证 符合 - 符合
厂商名称 ST(意法半导体) - ST(意法半导体)
零件包装代码 DIP - SOIC
包装说明 DIP, DIP14,.3 - SOP, SOP14,.25
针数 14 - 14
Reach Compliance Code compli - compli
系列 ACT - ACT
JESD-30 代码 R-PDIP-T14 - R-PDSO-G14
JESD-609代码 e3 - e4
逻辑集成电路类型 PARITY GENERATOR/CHECKER - PARITY GENERATOR/CHECKER
位数 9 - 9
功能数量 1 - 1
端子数量 14 - 14
最高工作温度 125 °C - 125 °C
最低工作温度 -55 °C - -55 °C
输出极性 COMPLEMENTARY - COMPLEMENTARY
封装主体材料 PLASTIC/EPOXY - PLASTIC/EPOXY
封装代码 DIP - SOP
封装等效代码 DIP14,.3 - SOP14,.25
封装形状 RECTANGULAR - RECTANGULAR
封装形式 IN-LINE - SMALL OUTLINE
峰值回流温度(摄氏度) NOT SPECIFIED - 260
电源 5 V - 5 V
传播延迟(tpd) 14.5 ns - 14.5 ns
认证状态 Not Qualified - Not Qualified
座面最大高度 5.1 mm - 1.75 mm
最大供电电压 (Vsup) 5.5 V - 5.5 V
最小供电电压 (Vsup) 4.5 V - 4.5 V
标称供电电压 (Vsup) 5 V - 5 V
表面贴装 NO - YES
技术 CMOS - CMOS
温度等级 MILITARY - MILITARY
端子面层 Matte Tin (Sn) - Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式 THROUGH-HOLE - GULL WING
端子节距 2.54 mm - 1.27 mm
端子位置 DUAL - DUAL
处于峰值回流温度下的最长时间 NOT SPECIFIED - 30
宽度 7.62 mm - 3.9 mm

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1069  300  822  168  396  22  7  17  4  8 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved