54112-407541250LF,54112-407541250LF pdf中文资料,54112-407541250LF引脚图,54112-407541250LF电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 连接器> 连接器> 54112-407541250LF

54112-407541250LF: 产品描述Board Stacking Connector, 54 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle, ROHS COMPLIANT; 产品类别连接器连接器; 文件大小67KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

54112-407541250LF概述

Board Stacking Connector, 54 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle, ROHS COMPLIANT

54112-407541250LF规格参数

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Amphenol(安费诺)
包装说明	ROHS COMPLIANT
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.19 inch
主体深度	0.492 inch
主体长度	2.7 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD STACKING CONNECTOR
联系完成配合	MATTE TIN (79) OVER NICKEL (50)
联系完成终止	Matte Tin (Sn) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e3
MIL 符合性	NO
制造商序列号	54112
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
混合触点	NO
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	79u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.095 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	54
UL 易燃性代码	94V-0
Base Number Matches	1

推荐资源

Xemga A3U 能干什么: 带USB口的Xemga系列能干什么？如果价格降到多少钱大家就不会用STM了？好怀念用AVR代码的时代，现在正被逼着用STM。郁闷中，想辞职。想告诉老板xemga国内有货了，也带USB...; bluefox2000 Microchip MCU

fpga流水线问题: 大家就FPGA流水线技术广泛讨论一下啊...; eeleader FPGA/CPLD

求教led数码管显示倒计时问题: 原先可以显示初始设定值25但在加入了计时器和中断之后只能显示00[img]http://tieba.baidu.com/photo/p?kw=13区&flux=1&tid=3392989448&pic_id=7b5ab8389b504fc2ac7e3131e1dde71190ef6d51&pn=1&fp=2&see_lz=0[/img]#includeunsigned char Led_Disbu...; 卡卡林单片机

【团购】电子书：《Verilog SOPC高级实验教程》!!!（即日起—08月31日）: EEWORLD与至芯开源科技有限公司(http://www.zxopen.com )联手打造本电子书为夏老师花费很多时间、心血的书稿，希望参与此次团购的朋友承诺：购买本书电子版仅为学习、交流使用，不转发、不转印、不做其他侵害作者知识产权的所有违法举动。期待大家能够在本版抒写读书笔记，夏老师也愿意利用自己的业余时间，与大家探讨FPGA设计之道。团购书籍：《Verilog SOPC高级实验教程》电子版...; EEWORLD社区 FPGA/CPLD

十六进制组成: 十六进制组成...; lorant 嵌入式系统

【问题反馈】安路TD4.6.6-64bit引脚约束输入PIN号bank不自动更新的问题: 这个问题之前我遇到了几次，就是在连续约束一些I/O时，输入PIN号会出现bank不更新的情况。开始我怀疑是自己输错了PIN号，不更新后输入一个其它PIN号再改过来才好用，后来发现应该是软件的问题，每次重新双击刚才输入的PIN号就会解决这个问题。...; littleshrimp FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多