D Flip-Flop, AUP/ULP/V Series, 1-Func, Positive Edge Triggered, 1-Bit, True Output, CMOS, PDSO6
参数名称 | 属性值 |
厂商名称 | NXP(恩智浦) |
包装说明 | TSSOP, |
Reach Compliance Code | unknown |
系列 | AUP/ULP/V |
JESD-30 代码 | R-PDSO-G6 |
长度 | 2 mm |
逻辑集成电路类型 | D FLIP-FLOP |
位数 | 1 |
功能数量 | 1 |
端子数量 | 6 |
最高工作温度 | 125 °C |
最低工作温度 | -40 °C |
输出特性 | 3-STATE |
输出极性 | TRUE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | TSSOP |
封装形状 | RECTANGULAR |
封装形式 | SMALL OUTLINE, THIN PROFILE, SHRINK PITCH |
传播延迟(tpd) | 21.6 ns |
筛选级别 | AEC-Q100 |
座面最大高度 | 1.1 mm |
最大供电电压 (Vsup) | 3.6 V |
最小供电电压 (Vsup) | 0.8 V |
标称供电电压 (Vsup) | 1.1 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | AUTOMOTIVE |
端子形式 | GULL WING |
端子节距 | 0.65 mm |
端子位置 | DUAL |
触发器类型 | POSITIVE EDGE |
宽度 | 1.25 mm |
最小 fmax | 510 MHz |
74AUP1G374GW-Q100,125 | |
---|---|
描述 | D Flip-Flop, AUP/ULP/V Series, 1-Func, Positive Edge Triggered, 1-Bit, True Output, CMOS, PDSO6 |
厂商名称 | NXP(恩智浦) |
包装说明 | TSSOP, |
Reach Compliance Code | unknown |
系列 | AUP/ULP/V |
JESD-30 代码 | R-PDSO-G6 |
长度 | 2 mm |
逻辑集成电路类型 | D FLIP-FLOP |
位数 | 1 |
功能数量 | 1 |
端子数量 | 6 |
最高工作温度 | 125 °C |
最低工作温度 | -40 °C |
输出特性 | 3-STATE |
输出极性 | TRUE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | TSSOP |
封装形状 | RECTANGULAR |
封装形式 | SMALL OUTLINE, THIN PROFILE, SHRINK PITCH |
传播延迟(tpd) | 21.6 ns |
筛选级别 | AEC-Q100 |
座面最大高度 | 1.1 mm |
最大供电电压 (Vsup) | 3.6 V |
最小供电电压 (Vsup) | 0.8 V |
标称供电电压 (Vsup) | 1.1 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | AUTOMOTIVE |
端子形式 | GULL WING |
端子节距 | 0.65 mm |
端子位置 | DUAL |
触发器类型 | POSITIVE EDGE |
宽度 | 1.25 mm |
最小 fmax | 510 MHz |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved