电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

54122-107-72-1550RLF

产品描述Board Connector, 144 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Locking, Black Insulator, Receptacle,
产品类别连接器    连接器   
文件大小107KB,共1页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
标准
下载文档 详细参数 全文预览

54122-107-72-1550RLF概述

Board Connector, 144 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Locking, Black Insulator, Receptacle,

54122-107-72-1550RLF规格参数

参数名称属性值
是否Rohs认证符合
Objectid305995542
Reach Compliance Codecompliant
Country Of OriginFrance
ECCN代码EAR99
YTEOL9.4
主体宽度0.19 inch
主体深度0.61 inch
主体长度7.2 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合AU ON NI
联系完成终止Matte Tin (Sn) - with Nickel (Ni) barrier
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
绝缘电阻5000000000 Ω
绝缘体颜色BLACK
绝缘体材料POLYETHYLENE
JESD-609代码e3
制造商序列号54122
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-65 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度30u inch
额定电流(信号)3 A
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.12 inch
端子节距2.54 mm
端接类型SOLDER KINKED LEADS
触点总数144

文档预览

下载PDF文档
PDM: Rev:K
STATUS:
Released
Printed: Mar 10, 2011
.
DSP中INT等数据类型的字节数
在VC5416中用sizeof查看,总线是16-bit的 int chardouble 分别是 1 1 2 而在PC机上看是 1 4 8 是怎么回事呢? ...
jiafenyong DSP 与 ARM 处理器
请教在MDK中stdlib头文件,fgct等函数无法通过编译
小弟现在需要把浮点转字符串,找到C中有库函数可以实现,gcvt,fcvt等函数,它们是stdlib头文件中包含,可是我使用了之后编译错误时这些函数都没有定义,而sprintf函数却可以使用,请哪位 ......
wwudii stm32/stm8
【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。 460212 这个报错很明显,是说你在例化的时候,被例化的模块中有 ......
小梅哥 FPGA/CPLD
CC3200 Out of Box Application例程的一处错误
第一次看到Out of Box例程里的温度时怀疑是不是温度传感器坏了 后来一想可能温度的单位是华氏 对于习惯使用摄氏单位国家的人,这个数值真不好理解 399669 今天翻代码发现一处错误,原 ......
littleshrimp 无线连接
crc16 源代码分享
// Copyright 2007 Altera Corporation. All rights reserved. // Altera products are protected under numerous U.S. and foreign patents, // maskwork rights, copyrights and other intell ......
eeleader FPGA/CPLD
【FPGA设计问题】verilog 中敏感列表的三个信号沿
在时钟clk的上升沿而且同时信号A 为高时 发数据,可是信号A是有固定周期的(维持8个时钟的高),可是正巧时钟clk的上升沿的时候,仔细观察波形 发现A其实还没有处于高(略微落后一点时间变成高 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 855  3  2920  470  2171  37  5  25  34  39 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved