电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

5962-89841053X

产品描述FLASH PLD, 10 ns, CDIP24
产品类别可编程逻辑器件    可编程逻辑   
文件大小348KB,共13页
制造商Cypress(赛普拉斯)
下载文档 详细参数 全文预览

5962-89841053X概述

FLASH PLD, 10 ns, CDIP24

5962-89841053X规格参数

参数名称属性值
功能数量1
端子数量24
最大工作温度125 Cel
最小工作温度-55 Cel
最大供电/工作电压5.5 V
最小供电/工作电压4.5 V
额定供电电压5 V
输入输出总线数量10
加工封装描述0.300 INCH, CERDIP-24
状态ACTIVE
工艺CMOS
包装形状RECTANGULAR
包装尺寸IN-LINE
端子形式THROUGH-HOLE
端子间距2.54 mm
端子涂层TIN LEAD
端子位置DUAL
包装材料CERAMIC, GLASS-SEALED
温度等级MILITARY
组织11 DEDICATED INPUTS, 10 I/O
最大FCLK时钟频率76.9 MHz
输出功能MACROCELL
可编程逻辑类型FLASH PLD
传播延迟TPD10 ns
专用输入数量11

文档预览

下载PDF文档
PALCE22V10
is a replacement device for
PALC22V10, PALC22V10B, and PALC22V10D.
USE ULTRA37000
TM
FOR
ALL NEW DESIGNS
PALCE22V10
Flash-erasable Reprogrammable
CMOS PAL
®
Device
Features
Low power
— 90 mA max. commercial (10 ns)
— 130 mA max. commercial (5 ns)
• CMOS Flash EPROM technology for electrical erasabil-
ity and reprogrammability
• Variable product terms
— 2 ×(8 through 16) product terms
• User-programmable macrocell
— Output polarity control
— Individually selectable for registered or combina-
torial operation
• Up to 22 input terms and 10 outputs
• DIP, LCC, and PLCC available
— 5 ns commercial version
4 ns t
CO
3 ns t
S
5 ns t
PD
181-MHz state machine
— 10 ns military and industrial versions
7 ns t
CO
6 ns t
S
10 ns t
PD
110-MHz state machine
— 15-ns commercial, industrial, and military versions
— 25-ns commercial, industrial, and military versions
• High reliability
— Proven Flash EPROM technology
— 100% programming and functional testing
Logic Block Diagram (PDIP/CDIP)
VSS
12
I
11
I
10
I
9
I
8
I
7
I
6
I
5
I
4
I
3
I
2
CP/I
1
PROGRAMMABLE
AND ARRAY
(132 X 44)
8
10
12
14
16
16
14
12
10
8
Reset
Macrocell
Macrocell
Macrocell
Macrocell
Macrocell
Macrocell
Macrocell
Macrocell
Macrocell
Macrocell
Preset
13
I
14
I/O9
15
I/O8
16
I/O 7
17
I/O6
18
I/O5
19
I/O4
20
I/O3
21
I/O2
22
I/O1
23
I/O0
24
V
CC
Pin Configuration
I
I
CP/I
NC
VCC
I/O0
I/O1
4 3 2 1 282726
I
I
I
NC
I
I
I
5
6
7
8
9
10
11
12131415161718
V
SS
NC
I/O9
I/O8
I
I
I
25
24
23
22
21
20
19
I/O 2
I/O 3
I/O 4
N/C
I/O 5
I/O 6
I/O 7
I
I
I
NC
I
I
I
5
6
7
8
9
10
11
I
I
CP/I
NC
V
CC
I/O0
I/O1
4 3 2 1 2827 26
25
24
23
22
21
20
19
I/O 2
I/O 3
I/O 4
N/C
I/O 5
I/O 6
I/O 7
121314 1516 1718
V
SS
NC
I
I
I
LCC
Top View
PLCC
Top View
Cypress Semiconductor Corporation
Document #: 38-03027 Rev. *B
3901 North First Street
San Jose
,
CA 95134
408-943-2600
Revised April 9, 2004
I/O9
I/O8
关于存储器AT45DB041的使用
代码就不贴了,大致描述下问题,代码是别人写的: 目的是向存储器中的某一块写入数据,他的操作流程是,命令0x53(将主存储器中的数据转移至缓冲区)------命令0x84(向缓冲区写入数据)---- ......
ena stm32/stm8
保护汽车电子系统中的数据线与电源线(二)
还有一种方法可以检查这个轨对轨保护元器件对USB协议正常工作模式的影响,就是通过图4的眼图响应来分析信号数据位的完整性。 从图4中不难看出,USB2.0信号的完整性没有受到太大影响,因此它的 ......
KG5 汽车电子
学习蓝牙nrf51822 4.0技术交流
青云蓝牙4.0群。学习nrf51822的朋友进来交流,建立个交流群,群号:346518370 ,欢迎加入讨论...
vvv9876 无线连接
EEWORLD大学堂----物联网:软件的作用
物联网:软件的作用:https://training.eeworld.com.cn/course/82?Atmel?提供完整的软件开发工具框架,?让IoT?创造者可以马上开始设计应用。 不需担心各层通讯链路,传输协议......等等。...
dongcuipin 聊聊、笑笑、闹闹
verilog中module间连线问题
代码如下:rst_n前为啥加感叹号,是不是写错了啊,lattice官网的例程,看到的请回复一下啊,谢谢 input rst_n; EFB_UFM inst1 ( .wb_clk_i(clk_i ), // EFB with UFM enabled .wb ......
刘成云 FPGA/CPLD
介绍一下DSP/BIOS硬件中断管理
使用DSP/BIOS 内核开发应用程序,用户不能随意修改中断向量表的位置,该中断向量表将有DSP/BIOS 配置文件中的MEM模块决定。 1.硬件中断ISR的调用:(1)使用DSP/BIOS配置工具静态调用 ......
Aguilera DSP 与 ARM 处理器

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1799  1931  1277  1900  2032  23  6  37  30  36 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved