电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

5962F9658402QXA

产品描述Adder/Subtractor, CDFP16, BOTTOM BRAZED, CERAMIC, DFP-16
产品类别逻辑    逻辑   
文件大小162KB,共9页
制造商Cobham PLC
下载文档 详细参数 全文预览

5962F9658402QXA概述

Adder/Subtractor, CDFP16, BOTTOM BRAZED, CERAMIC, DFP-16

5962F9658402QXA规格参数

参数名称属性值
包装说明,
Reach Compliance Codeunknown
JESD-30 代码R-CDFP-F16
逻辑集成电路类型ADDER/SUBTRACTOR
端子数量16
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装形状RECTANGULAR
封装形式FLATPACK
认证状态Not Qualified
表面贴装YES
端子形式FLAT
端子位置DUAL
Base Number Matches1

文档预览

下载PDF文档
UT54ACS283E
4-Bit Binary Full Adders
July, 2013
Datasheet
www.aeroflex.com/Logic
FEATURES
0.6mCRH CMOS process
- Latchup immune
High speed
Low power consumption
Wide power supply operating range of 3.0V to 5.5V
Available QML Q or V processes
16-pin flatpack
UT54ACS283E - SMD - 5962-96584
PINOUT
16-Lead Flatpack
Top View
2
B2
A2
1
A1
B1
C0
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
DD
B3
A3
3
A4
B4
4
C4
DESCRIPTION
The UT54ACS283E is a 4-bit binary full adder. The adder per-
forms addition of two 4-bit binary words. The sum () outputs
are provided for each bit and the resultant carry (C4) is obtained
as the fifth bit. The adders feature full internal look-ahead across
all four bits for fast carry generation.
The device is characterized over full military temperature range
of -55C to +125C.
LOGIC SYMBOL
(5)
(3)
(14)
(12)
(6)
(2)
(15)
(11)
(7)
3
C1
C0
3
0
Q
3
0
P
0
(4)
(1)
(13)
(10)
(9)
C4
1
2
3
4
V
SS
A1
A2
A3
A4
B1
B2
B3
B4
C0
Note:
1. Logic symbol in accordance with ANSI/IEEE standard 91-1984 and IEC
Publication 617-12.
1
单片机考试 答案 请帮忙,急急急!!! 在线等答案!!!!
高手帮做一下,谢谢了,否则考试要挂了:(题在附件中:)...
dq010dq 嵌入式系统
自己动手制作机器人,看起来很好玩
来源:窗户纸 http://www.getproject.com.cn/post/98.html 机器人,听起来挺神秘的,在大多数科幻电影和文学作品中,机器人通常无所不知,无所不能,跟人类相比起来,简直就是完美无瑕了。 ......
leslie 机器人开发
提问+ 读《MCU工程师炼成记》问题
有幸得到一本《MCU工程师炼成记》 第一章 1.1 把iPhone变成一台心电图仪 文章十分精彩,利用右声道作为MSP430系统电源输出,左声道和麦克风作为信号输出和输入,麦克风作为输入好理解。 ......
dlyt03 微控制器 MCU
学习FPGA过程中的困惑
现在刚开始接触FPGA不久,看了很长时间论坛了,也学习了Verilog,试着学习应用quartusii和modelsim,现在依旧感觉没有多大进步,好像根本还没有入门,简单的仿真还能进行,遇到复杂点的,比如几 ......
奔跑的蜗牛 FPGA/CPLD
DSP与PC间高速串口通信的实现
利用UART解决DSP与PC机间通信时速率匹配问题,并给出了具体实现电路。 关键词:DSP UART 串行通信 FIFO DSP是一种专门用来实现信号处理算法的微处理器芯片,主要优点有:硬件乘法器,哈佛 ......
iiyuyu DSP 与 ARM 处理器
【 信号处理】基于DSP+FPGA+ASIC的实时红外图像处理系统
 随着红外焦平面阵列技术的快速发展,红外成像系统实现了高帧频、高分辨率、高可靠性及微型化,在目标跟踪、智能交通监控中得到了越来越多的应用,并向更加广泛的军事及民用领域扩展。实时红外 ......
hangsky FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2165  540  2184  348  740  3  11  28  54  35 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved