电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

21P7.5DA

产品描述Crystal Filter, 1 Function(s), 21.4MHz, 3.75kHz BW(delta f), Monolithic
产品类别模拟混合信号IC    过滤器   
文件大小79KB,共2页
制造商NDK
官网地址http://www.ndk.com/en/
下载文档 详细参数 全文预览

21P7.5DA概述

Crystal Filter, 1 Function(s), 21.4MHz, 3.75kHz BW(delta f), Monolithic

21P7.5DA规格参数

参数名称属性值
Reach Compliance Codeunknown
其他特性8 POLE
最大衰减频率 (+/- delta f)12.5 kHz
衰减频率(+/-Δf)-最小值9 kHz
最大频率时的衰减90 dB
衰减@频率最小值70 dB
带宽 (+/- delta f)3.75 kHz
中心频率或截止频率 (fo/fc)21.4 MHz
构造MONOLITHIC
滤波器类型CRYSTAL FILTER
高度19.1 mm
输入/输出阻抗910 OHM//25
最大插入损耗5 dB
长度36.1 mm
制造商序列号21P7.5DA
安装类型THROUGH HOLE MOUNT
功能数量1
最高工作温度70 °C
最低工作温度-20 °C
物理尺寸L36.1XB26.7XH19.1 (mm)
Base Number Matches1

文档预览

下载PDF文档
10.7MH
Z
, 21.4MH
Z
SERIES MCF (BUILT-IN TRANSFORMER TYPE)
An integrated MCF with a matching transformer added
as a corrective measure.
I
Features
8
Can be manufactured with desired terminating imped-
ance
8
No adjustment needed
8
Stable temperature characteristics
I
10.7MHz, 21.4MHz Series
Model
10A7.5CA
10A12CA
10A15CA
10A30CA
10A7.5DA
10A12DA
10A15DA
10A30DA
10B7.5DA
10B12DA
10B15DA
10B30DA
10P7.5DA
10P12DA
10P15DA
10P30DA
21A7.5CB
21A12CB
21A15CB
21A30CB
21A7.5DB
21A12DB
21A15DB
21A30DB
21P7.5DA
21P12DA
21P15DA
21P30DA
21C7.5DC
21C12DC
21C15DC
21C30DC
Nominal
Fre-
quency
(MHz)
4
-40~+80˚C(Available on request)
Attenuation Bandwidth
Terminating
Impedance
(Ω// pF)
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 25
910// 15
910// 15
910// 15
910// 15
910// 15
910// 15
910// 15
910// 15
910// 25
910// 25
910// 25
910// 25
470// 15
470// 15
470// 15
470// 15
Operating
Temp.
Range
*(˚C)
Pole
6
6
6
6
8
8
8
8
8
8
8
8
8
8
8
8
6
6
6
6
8
8
8
8
8
8
8
8
8
8
8
8
Ripple Insertion
Loss
(dB) (kHz) (dB) (kHz) (dB) (kHz) (dB) (dB)
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
±3.75
±6
±7.5
±15
45
45
45
45
70
70
70
70
70
70
70
70
70
70
70
70
45
45
45
45
70
70
70
70
70
70
70
70
65
65
65
65
±8.75
±14
±17.5
±35
±8.75
±14
±17.5
±35
±8.75
±14
±17.5
±35
±8.75
±14
±17.5
±35
±8.75
±14
±17.5
±35
±9
±14
±17.5
±35
±9
±14
±17.5
±35
±9
±14
±17.5
±35
65
65
65
65
90
90
90
80
90
90
90
80
90
90
90
80
65
65
65
65
90
90
90
80
90
90
90
80
90
90
90
80
±12.5
±20
±25
±50
±12.5
±20
±25
±50
±12.5
±20
±25
±50
±12.5
±20
±25
±50
±12.5
±20
±25
±50
±12.5
±20
±25
±50
±12.5
±20
±25
±50
±12.5
±20
±25
±50
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
3.5
3
3
3
4
3.5
3.5
3.5
4
3.5
3.5
3.5
4
3.5
3.5
3.5
4.5
3.5
3.5
3.5
5
4
4
4
5
4
4
4
4.5
4
4
4
Pass Band-
width
Weight
Type
(g)
D-152
D-152
D-152
D-152
D-152
D-152
D-152
D-152
D-153
D-153
D-153
D-153
D-100
D-100
D-100
D-100
D-152
D-152
D-152
D-152
D-152
D-152
D-152
D-152
D-100
D-100
D-100
D-100
D-162
D-162
D-162
D-162
23
23
23
23
25
25
25
25
25
25
25
25
32
32
32
32
23
23
23
23
25
25
25
25
32
32
32
32
12
12
12
12
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
10.7
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
21.4
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
–20~+70
CRYSTAL FILTERS
185
【我与WEBENCH】WEBENCH指导下的TPS54360降压24V转15V/3A板上测试及问题解决
本帖最后由 地瓜patch 于 2014-1-15 15:12 编辑 【一需求分析】 最近有个项目,需要将DC24V降压转换为DC15V,并且要求最大峰值3A的带载能力。这里的48V不是一个稳定的电压,会有波动。28V可 ......
地瓜patch 模拟与混合信号
HVPM_Sensorless_2833x中归一化处理问题
请问大家,HVPM_Sensorless_2833x中是怎样做的归一化处理,比如电压、电流、频率,程序中的_iq VqTesting = _IQ(0.15);那么q轴的电压是多少呢,我不知道他程序中的母线电压是多少,当换做我自己 ......
XZZ 微控制器 MCU
pic开发板带无线收发模块
现在做一个基于pic的家用无线调光系统,有知道的联系,多谢指教!...
淡蓝晓鱼 Microchip MCU
编写CEC文件时出现的问题
在编写流接口驱动程序时,入口函数,驱动程序代码,注册表编写完后,要编写CEC文件,在此过程中,如何加入一个包含“Bild Method”和“BIB File”两个动作的“Feature”? 这个问题困扰了我好 ......
yb2004 嵌入式系统
AD9779A 插值滤波器的设置?
如何利用AD9779A把输入为25M的正旋波信号转换成175M的正旋波信号输出?...
eeleader FPGA/CPLD
新手求助。。达人速度进来赐教啦。。。跪拜。
library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;---------------------------------entity signal_gen isport(clk:in std_logic; ou ......
wangpiaoke FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1437  1547  1791  2326  567  29  32  37  47  12 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved