B32022A3333M000,B32022A3333M000 pdf中文资料,B32022A3333M000引脚图,B32022A3333M000电路-Datasheet-电子工程世界

B32022A3333M000: 产品描述CAPACITOR, METALLIZED FILM, POLYPROPYLENE, 1500 V, 0.033 uF, THROUGH HOLE MOUNT, RADIAL LEADED, LEAD FREE; 产品类别无源元件电容器; 文件大小579KB，共22页; 制造商EPCOS (TDK); 标准

下载文档详细参数全文预览

B32022A3333M000概述

CAPACITOR, METALLIZED FILM, POLYPROPYLENE, 1500 V, 0.033 uF, THROUGH HOLE MOUNT, RADIAL LEADED, LEAD FREE

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	, 7132
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	RATED AC VOLTAGE(V): 300, SAFETY CLASS Y2
电容	0.033 µF
电容器类型	FILM CAPACITOR
介电材料	POLYPROPYLENE
高度	14 mm
JESD-609代码	e3
长度	18 mm
安装特点	THROUGH HOLE MOUNT
负容差	20%
端子数量	2
最高工作温度	110 °C
最低工作温度	-40 °C
封装形状	RECTANGULAR PACKAGE
封装形式	Radial
包装方法	BULK
正容差	20%
额定（AC）电压（URac）	300 V
额定（直流）电压（URdc）	1500 V
尺寸代码	7132
表面贴装	NO
端子面层	Matte Tin (Sn)
端子节距	15 mm
端子形状	WIRE
宽度	8 mm
Base Number Matches	1

怎样在allegro里面建立不规则零件？: 网上找到一详细描述：1.开启allegro , filenewshape symbol.2.setupdrawing size下将type改为package, 设置好单位,原点坐标,然后OK!3.用编辑shape的指令以shape的形式画出你想要的焊盘图形,然后再将第2步中的type改回shape(重要), 存盘先不要关闭.4.编辑soldermask形状, 继续将将type改为package, ...; viki1015 PCB设计

【工程源码】基于FPGA的二人抢答器: 功能：两位选手参加比赛，每人有10秒时间，十秒时间内无人抢答，则发出警告声响，持续三秒其中一个人按键抢答后，数码管显示对应人的号码，并同时发出3s的声音。一人抢答后，不允许另一个人抢答实现平台：AC620开发板，quartus13.0，verilogattach://459523.rar...; 小梅哥 Altera SoC

在Activehaltmode怎样配置才能使lcd正常显示: 在Active halt mode 怎样配置才能使lcd 显示，CLK_LSICmd(ENABLE);CLK_RTCClockConfig (CLK_RTCCLKSource_LSI, CLK_RTCCLKDiv_1);CLK_PeripheralClockConfig (CLK_Peripheral_RTC,ENABLE);其他的都是在初始化时配置的。这样弄老是闪...; huyanlong stm32/stm8

键盘连接线定义: 一个IBM的小键盘，连接线脱焊，对应的D+、D-、V、G四个脚，连线颜色是红、蓝、白、绿，不知道怎样对应，试过绿D+ 白D- 蓝V 红G等好几种方式，有经验的帮下忙哈就是想修好...; webnoise 嵌入式系统

edm.exe 这是不是配置问题 ? 都来看看: 我刚学的用VS2005里c#开发WinCE下的程序， PC用ActiveSync连接上了我的WinCE设备然后简单的建了个窗体运行时在CE设备上报错：应用程序edm.exe执行了不当操作并将关闭。例外情况：0x80000002地址：0003E024不知道是怎么回事ActiveSync显示的是连接上已同步...; 13692816588 嵌入式系统

关于定点数的乘法和加法问题: 学习Verilog 有一段时间了，有个问题一个在困扰着我，我知道Verilog中只能处理0，1的数据，可是，我总是想在脑子里想把他们转化为10进制数，这就涉及到定点数的计算，比如我设计了一个滤波器的模块，输入的是有符号的定点数，比如a(15,12),15代表a的整个字长，12是表示小数的比特数，则用了15-12-1=2比特表示了整数，若 b也为(15,12)，则c=a+b,在不考虑溢出的情况下，c...; eeleader-mcu FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多