电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

54122-413-08-1350LF

产品描述Board Connector, 16 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle
产品类别连接器    连接器   
文件大小107KB,共1页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
标准
下载文档 详细参数 全文预览

54122-413-08-1350LF概述

Board Connector, 16 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle

54122-413-08-1350LF规格参数

参数名称属性值
是否Rohs认证符合
Reach Compliance Codecompliant
主体宽度0.19 inch
主体深度0.531 inch
主体长度0.8 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合SN ON NI
联系完成终止Matte Tin (Sn) - with Nickel (Ni) barrier
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
绝缘电阻5000000000 Ω
绝缘体颜色BLACK
绝缘体材料THERMOPLASTIC
JESD-609代码e3
制造商序列号54122
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-65 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度79u inch
额定电流(信号)3 A
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.12 inch
端子节距2.54 mm
端接类型SOLDER
触点总数16
Base Number Matches1
电源空载时稳定输出5V,加上100欧姆电阻做负载后,输出电压被拉低到4.7V
电源空载时稳定输出5V,加上100欧姆电阻做负载后,输出电压被拉低到4.7V,.这是什么问题?应该怎么改进?求指教,谢谢了,急急急...
guzhaokaiaaaa 电源技术
简易电子元件测试仪
通过初期识别RLC元件或者三极管三端器件之后,通过振荡电路将电阻, 电感, 电容值转化为频率值,通过微处理器RL78/G13精确测量频率值, 从而实现电阻, 电感, 电容的精确测量。通过电阻和A/D测量三极管的极性和特征参数。...
啸风916636 瑞萨电子MCU
树莓派算不算是开源硬件
树莓派可以说是大名鼎鼎了,可是让小伙伴们比较郁闷的是,这款产品使用的CPU BCM2837/BCM2835什么的,市场上很难购买到。所以仿制者就此打住吧!只有购买树莓派产品一条道可以走了。当然如果对树莓派产品的板子不满意,也不是没有办法。树莓派出了一个款核心板,有8G、16G、32G等等。你只要开发扩展板就可以了。当然这个是人家的商业策略。可是市场上除了树莓派公司还有其他公司也是这样的策略。比如:...
bigbat DIY/开源硬件专区
如何在Embedded Studio for ARM中使用ST-Link进行调试?
Segger提供的ST例程都是使用J-Link进行调试的,如果我们只有ST-Link仿真器那又该怎么办呢?本文我们将介绍如何在Segger Embedded Studio 中使用ST-Link进行调试。运行环境Embedded Studio for ARM v4.5ST Nucleo-L476RG 板子在Embedded Studio for ARM中设置使用ST-Link我们使用的是Segger...
MamoYU 实时操作系统RTOS
Altium Designer 14.1.5.iso下载
[i=s] 本帖最后由 qinkaiabc 于 2014-1-3 17:02 编辑 [/i]Altium Designer 14.1.5.30772[url=http://pan.baidu.com/s/1bnmYyZH]http://pan.baidu.com/s/1bnmYyZH[/url]破解方法:[backcolor=rgb(238, 238, 238)][font=Tahoma, Hel...
qinkaiabc PCB设计
quartus模块中的总线如何置数?
如上图所示,我用verilog编写了一个4位双向移位寄存器的代码后,生成了一个相应的模块。其中的D[3:0]为并行置数时的输入,生成的框图里面用总线的形式呈现出来。我的问题是:在电路图中我如何分别将D[3]、D[2]、D[1]、D[0]接VCC和GND?...
木木木JS FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 993  1004  1078  1158  1306 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved