电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

5429FCT520ATPB

产品描述MULTILEVEL PIPELINE REGISTERS
文件大小63KB,共7页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
下载文档 全文预览

5429FCT520ATPB概述

MULTILEVEL PIPELINE REGISTERS

文档预览

下载PDF文档
MULTILEVEL
PIPELINE REGISTERS
Integrated Device Technology, Inc.
IDT29FCT520AT/BT/CT/DT
IDT29FCT521AT/BT/CT/DT
FEATURES:
A, B, C and D speed grades
Low input and output leakage
≤1µA
(max.)
CMOS power levels
True TTL input and output compatibility
– V
OH
= 3.3V (typ.)
– V
OL
= 0.3V (typ.)
High drive outputs (-15mA I
OH
, 48mA I
OL
)
Meets or exceeds JEDEC standard 18 specifications
Product available in Radiation Tolerant and Radiation
Enhanced versions
Military product compliant to MIL-STD-883, Class B
and DESC listed (dual marked)
Available in DIP, SOIC, SSOP, QSOP, CERPACK and
LCC packages
DESCRIPTION:
The IDT29FCT520AT/BT/CT/DT and IDT29FCT521AT/
BT/CT/DT each contain four 8-bit positive edge-triggered
registers. These may be operated as a dual 2-level or as a
single 4-level pipeline. A single 8-bit input is provided and any
of the four registers is available at the 8-bit, 3-state output.
These devices differ only in the way data is loaded into and
between the registers in 2-level operation. The difference is
illustrated in Figure 1. In the IDT29FCT520AT/BT/CT/DT
when data is entered into the first level (I = 2 or I = 1), the
existing data in the first level is moved to the second level. In
the IDT29FCT521AT/BT/CT/DT, these instructions simply
cause the data in the first level to be overwritten. Transfer of
data to the second level is achieved using the 4-level shift
instruction (I = 0). This transfer also causes the first level to
change. In either part I=3 is for hold.
FUNCTIONAL BLOCK DIAGRAM
D
0
-D
7
8
MUX
I
0
,I
1
2
REGISTER
CONTROL
CLK
1
OCTAL REG. A1
OCTAL REG. B1
OCTAL REG. A2
OCTAL REG. B2
S
0
,S
1
2
MUX
OE
8
2619 drw 01
Y
0
-Y
7
The IDT logo is a registered trademark of Integrated Device Technology, Inc.
MILITARY AND COMMERCIAL TEMPERATURE RANGES
©1994
Integrated Device Technology, Inc.
APRIL 1994
DSC-4215/4
6.2
1
LED开关电源拓扑BUCKBOOST分析
各位,帮忙解答一下。图中1、Q1Q2的作用是什么;图中2BUCKboost为什么还需要这个线圈;图中3这部分的电解为什么需要两个,谢谢465281 ...
cpfpost LED专区
FAQ_如何设置 BlueNRG-12 ADC 的阻抗_V1.0
本文作者:ST工程师Kevin GUO,发表时间9月23日 点击下载pdf查看:436076 Q:当用户使用我们的 ADC 时,需要考虑 ADC 的输入阻抗才能够获取到正确的采样值。比如用户使用如下的电路设 ......
nmg 意法半导体-低功耗射频
新建的凌阳单片机开发群,有兴趣的进来
群号:26730703...
putian 嵌入式系统
【Perf-V评测】计时器与点阵模块显示
本帖最后由 jinglixixi 于 2021-5-9 00:46 编辑 前面我们介绍了对I/O功能的使用并实现一些数字电路的功能模拟,但并没有涉及计数器等时序电路的内容,这次就将计时、计数器的内容及点阵模块 ......
jinglixixi FPGA/CPLD
请推荐几本好书:)
想学习驱动开发,大家有没有适合初学者的好书推荐呀? 顺便也推荐几本qt的书籍:)...
我来也 嵌入式系统
版主,请问个USB的问题
判断HOST发送数据包是否完成,以接收到一个长度小于最大包长或者0长度的数据包作为依据可不可行?0长度ACK包会和普通数据包一样产生CTR中断吗? 谢谢咯~~...
fusensam3 stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2301  190  2811  2636  1444  28  18  2  10  59 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved