Datasheet> 器件分类 > 存储> 存储> NAND512W3A0DZA6F

文档预览

NAND512W3A0DZA6F: 产品描述Flash, 64MX8, 12000ns, PBGA63, 8.50 X 15 MM, 1 MM HEIGHT, 0.80 MM PITCH, ROHS COMPLIANT, VFBGA-63; 产品类别存储存储; 文件大小1MB，共53页; 制造商Numonyx ( Micron ); 官网地址https://www.micron.com

下载文档详细参数全文预览

NAND512W3A0DZA6F概述

Flash, 64MX8, 12000ns, PBGA63, 8.50 X 15 MM, 1 MM HEIGHT, 0.80 MM PITCH, ROHS COMPLIANT, VFBGA-63

NAND512W3A0DZA6F规格参数

参数名称	属性值
厂商名称	Numonyx ( Micron )
零件包装代码	BGA
包装说明	8.50 X 15 MM, 1 MM HEIGHT, 0.80 MM PITCH, ROHS COMPLIANT, VFBGA-63
针数	63
Reach Compliance Code	unknown
ECCN代码	3A991.B.1.A
最长访问时间	12000 ns
JESD-30 代码	R-PBGA-B63
JESD-609代码	e1
长度	11 mm
内存密度	536870912 bit
内存集成电路类型	FLASH
内存宽度	8
功能数量	1
端子数量	63
字数	67108864 words
字数代码	64000000
工作模式	ASYNCHRONOUS
最高工作温度	85 °C
最低工作温度	-40 °C
组织	64MX8
封装主体材料	PLASTIC/EPOXY
封装代码	TFBGA
封装形状	RECTANGULAR
封装形式	GRID ARRAY, THIN PROFILE, FINE PITCH
并行/串行	PARALLEL
峰值回流温度（摄氏度）	260
编程电压	3 V
认证状态	Not Qualified
座面最大高度	1.05 mm
最大供电电压 (Vsup)	3.6 V
最小供电电压 (Vsup)	2.7 V
标称供电电压 (Vsup)	3 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子面层	TIN SILVER COPPER
端子形式	BALL
端子节距	0.8 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED
类型	SLC NAND TYPE
宽度	9 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

NAND512xxA2D

NAND01GxxA2C

512-Mbit, 1-Gbit, 528-byte/264-word page,

1.8 V/3 V, SLC NAND flash memories

Features

●

High density SLC NAND flash memories

–

512-Mbit, 1-Gbit memory array

Cost effective solutions for mass

storage applications

TSOP48 12 x 20 mm (N)

●

NAND interface

–

x8 or x16 bus width

Multiplexed address/ data

●

Supply voltage: 1.8 V, 3 V

Page size

–

x8 device: (512 + 16 spare) bytes

x16 device: (256 + 8 spare) words

x8 device: (16 K + 512 spare) bytes

x16 device: (8 K + 256 spare) words

Random access:

12 µs (3 V)/15 µs (1.8 V) (max)

Sequential access:

30 ns (3 V)/50 ns (1.8 V) (min)

Page program time: 200 µs (typ)

●

FBGA

VFBGA63 9 x 11 x 1.05 mm (ZA)

●

Block size

–

Hardware data protection: program/erase

locked during power transitions

Security features

–

OTP area

Serial number (unique ID)

100,000 program/erase cycles (with

ECC)

10 years data retention

●

Page read/program

–

●

Data integrity

–

●

Copy back program mode

Fast block erase: 1.5 ms (typ)

Status register

Electronic signature

Chip Enable ‘don’t care’

RoHS compliant packages

Development tools

–

Error correction code models

Bad blocks management and wear

leveling algorithms

Hardware simulation models

Table 1.

Device summary

NAND512xxA2D

NAND512R3A2D

NAND512R4A2D

NAND512W3A2D

NAND512W4A2D

NAND01GxxA2C

NAND01GR3A2C

NAND01GR4A2C

NAND01GW3A2C

NAND01GW4A2C

November 2009

Rev 7

1/53

www.numonyx.com

Contents

NAND512xxA2D, NAND01GxxA2C

Contents

Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Memory array organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Signals description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

3.1

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

3.10

3.11

Inputs/outputs (I/O0-I/O7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Inputs/outputs (I/O8-I/O15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Chip Enable (E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Read Enable (R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Write Enable (W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Write Protect (WP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Ready/Busy (RB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Bus operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.1

4.2

4.3

4.4

4.5

4.6

Command input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Address input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Data output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Write protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Command set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Device operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

6.1

6.2

Pointer operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Read memory array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

6.2.1

6.2.2

6.2.3

Random read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Page read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Sequential row read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2/53

NAND512xxA2D, NAND01GxxA2C

Contents

6.3

6.4

6.5

6.6

6.7

Page program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Copy back program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Block erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Read status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

6.7.1

6.7.2

6.7.3

6.7.4

Write protection bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

P/E/R controller bit (SR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Error bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

SR5, SR4, SR3, SR2 and SR1 are reserved . . . . . . . . . . . . . . . . . . . . . 27

6.8

Read electronic signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Software algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

7.1

7.2

7.3

7.4

7.5

7.6

Bad block management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

NAND flash memory failure modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Garbage collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Wear-leveling algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Error correction code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Hardware simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.6.1

7.6.2

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Program and erase times and endurance cycles . . . . . . . . . . . . . . . . . 33

Maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

DC and AC parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

10.1

10.2

Ready/Busy signal electrical characteristics . . . . . . . . . . . . . . . . . . . . . . 45

Data protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Package mechanical . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Ordering information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3/53

List of tables

NAND512xxA2D, NAND01GxxA2C

List of tables

Table 1.

Table 2.

Table 3.

Table 4.

Table 5.

Table 6.

Table 7.

Table 8.

Table 9.

Table 10.

Table 11.

Table 12.

Table 13.

Table 14.

Table 15.

Table 16.

Table 17.

Table 18.

Table 19.

Table 20.

Table 21.

Table 22.

Table 23.

Table 24.

Table 25.

Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Product description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Signals names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Valid blocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Bus operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Address insertion, x8 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Address insertion, x16 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Address definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Copy back program addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Status register bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Electronic signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

NAND flash failure modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Program, erase times and program erase endurance cycles . . . . . . . . . . . . . . . . . . . . . . . 33

Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Operating and AC measurement conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

DC characteristics, 1.8 V devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

DC characteristics, 3 V devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

AC characteristics for command, address, data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

AC characteristics for operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

TSOP48 - 48 lead plastic thin small outline, 12 x 20 mm, package mechanical data. . . . . 48

VFBGA63 9 x 11 x 1.05 mm - 6 x 8 +15, 0.80 mm pitch, package mechanical data . . . . . 50

Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

4/53

NAND512xxA2D, NAND01GxxA2C

List of figures

Figure 1.

Figure 2.

Figure 3.

Figure 4.

Figure 5.

Figure 6.

Figure 7.

Figure 8.

Figure 9.

Figure 10.

Figure 11.

Figure 12.

Figure 13.

Figure 14.

Figure 15.

Figure 16.

Figure 17.

Figure 18.

Figure 19.

Figure 20.

Figure 21.

Figure 22.

Figure 23.

Figure 24.

Figure 25.

Figure 26.

Figure 27.

Figure 28.

Figure 29.

Figure 30.

Figure 31.

Figure 32.

Figure 33.

Figure 34.

Figure 35.

Figure 36.

Logic diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Logic block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

TSOP48 connections - x8 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

VFBGA63 connections - x8 devices (top view through package) . . . . . . . . . . . . . . . . . . . . 10

Memory array organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

Pointer operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Pointer operations for programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Read (A,B,C) operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Sequential row read operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Sequential row read block diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Read block diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Page program operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Copy back operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Block erase operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Bad block management flowchart. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Garbage collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Equivalent testing circuit for AC characteristics measurement . . . . . . . . . . . . . . . . . . . . . . 35

Command Latch AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Address Latch AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Data Input Latch AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Sequential data output after read AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Read status register AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Read electronic signature AC waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Page read A/ read B operation AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Read C operation, one page AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Page program AC waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Block erase AC waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Reset AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Program/erase enable waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Program/erase disable waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Ready/Busy AC waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Ready/Busy load circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Resistor value versus waveform timings for Ready/Busy signal. . . . . . . . . . . . . . . . . . . . . 47

Data protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

TSOP48 - 48 lead plastic thin small outline, 12 x 20 mm, package outline . . . . . . . . . . . . 48

VFBGA63 9 x 11 x 1.05 mm - 6 x 8 +15, 0.80 mm pitch, package outline . . . . . . . . . . . . . 49

5/53

推荐资源

新手拜求C6000 ccs的简易教程: 本人是新手刚开始学ccs，网上搜的都是没有c6000系列的新手教程。拜求哪位能给个链接下载教程的地方？...; denniao 嵌入式系统

DTR引脚在连接GPRS中作用？: 如果串口中没有DTR引脚，怎么用AT指令连接GPRS？发完"AT"; "AT+CGDCONT=1,\"IP\",\"CMNET\""; "AT*E2IPA=1,1"; 之后是不是要DTR一个脉冲才能发送 "AT*E2IPO=1,\""; "ip" "\","; "por ......; aaixinjue 嵌入式系统

一周测评情报~: hello~大家好~新一周的测评情报又来啦~~明天就是国庆啦~祝大家开开心心过个好节！言归正传，咱们来看看最新的测评情报吧~ 正在火热申请中 1.免费测评——拓普微智能显示模 ......; okhxyyo 测评中心专版

CCS3.3无法生成.out文件: "C:\CCStudio_v3.3\C6000\cgtools\bin\cl6x" -@"Debug.lkf" undefined first referenced symbol in file --------- ......; ZhaiL ARM技术

不用的口,方向设成什么好,输入还是输出?: 不用的口,方向设成输入好还是输出好?...; 杨柳青年微控制器 MCU

FPGA采集系统的模块设计: FPGA的内部应该包括哪几部分呢，新手求助...; cyneuzk FPGA/CPLD

2007年中国RFID市场回顾与展望

　　【提要】 2007年中国RFID市场回顾与展望:政府项目仍然是RFID应用的推动力；超高频RFID标准制定取得突破；NFC新兴应用市场将会逐渐兴起。　　政府项目仍然是RFID应用的推动力　　2007年，在政府主导项目的拉动下，中国RFID市场依旧保持了快速增长。主要体现在身份识别领域应用继续保持领先地位，其中二代身份证的继续集中发放依然是RFID应用的最大市场。与2006年相比...[详细]
高频RFID与超高频RFID的技术应用比较

随着以Gen2为代表的超高频技术正式成为ISO 18000-6C标准，RFID技术在托盘和货箱上的应用日趋成熟，RFID标签用于单品识别提上日程，在下一个里程碑上是超高频还是高频，引起了全球RFID业界的广泛关注。高频与超高频高频RFID标签典型工作频率为13.56MHz，一般以无源为主，标签与阅读器进行数据交换时，标签必须位于阅读器天线辐射的近场区内。高频标签的阅读距离一般情况下小于1...[详细]
开拓医疗电子数据转换器扮重要角色

　　根据专业研究机构Databeans最新的报告内容，2007年医疗半导体市场超过26.3亿美元。由于产品设计对于更小尺寸、更低功耗与更高速度的要求提高，因此数据转换器、传感器和电源芯片成为医疗电子需求最大的半导体器件。　　作为连接模拟和数字世界的桥梁，数据转换器是电子产品数字化的关键，它定义了图像、声音、精度、速度和用户接口。在当今大多数高性能医学成像设备中，对数据转换器的性能要求越来越...[详细]
基于气动人工肌肉的双足机器人关节

　　介绍了一种由气动人工肌肉构建的双足机器人关节，该关节利用气动人工肌肉的柔性特性，可以有效控制双足机器人快速行走或跑步时的落地脚冲击问题。　　详细给出了气动人工肌肉的工作原理以及由其构成的关节系统的硬件架构。同时介绍了基于此硬件关节搭建的控制软件系统。　　双足机器人相比于一般的移动机器人在非结构化环境中具有更好的移动能力，因而受到研究者的广泛关注。控制机器人获得快速的行走速度以及实现...[详细]
纳米生物传感器的研制初露曙光

　　由于微小生物电子传感器的问世，现在医生很快就会通过复制或改善人类嗅觉系统的方式，用气味来诊断各种疾病的早期症状。这项新的跨学科技术是由欧盟委员会未来科技部“信息社会科技项目”出资，经西班牙、法国和意大利科学家共同开发测试，最终在天然嗅觉器官的基础上产生出“电子鼻子”。这种“电子鼻子”不仅可以应用于医疗保健行业，还能应用于农业、工业、环保和安全等领域。 “电子鼻子”工程协调员...[详细]
微型低功耗大容量心电记录仪的研制

常规心电图记录仪是医生诊断心脏疾病的主要手段之一，但它仅能记录短暂心搏情况。由于在相当多的情况下难以记录到即刻发作时的心电图改变，导致无法作出正确的诊断和治疗。因此对病人进行长时间的心电图记录有着极其重要的临床价值。而微型动态心电记录仪能及时记录到普通心电图检测时病人不易出现的短暂异常心电活动，为临床分析病情提供重要客观依据。目前的便携式心电记录仪存储容量偏小，最多只能记录八小时的心电数据；而微...[详细]
IBM将投资15亿美元开发纳米芯片技术

　　据国外媒体报道，纽约州州长大卫·帕特森（David Paterson）周二透露，IBM将在纳米芯片项目投资15亿美元，包括在该州一个边远地区建立一家研发中心，目前地址还未选定。　　帕特森在声明中称，纽约州将向IBM提供1.4亿美元的经济发展补助金。多年来该州一直在寻找一条振兴边远地区经济的途径，这位民主党州长称，IBM的投资将创造1000个高科技工作岗位。　　除了建立新的研发中心外，...[详细]
3-D存储器芯片堆栈标准化有望替代DDR内存

　　由3D-IC联盟发起的存储器互连标准（IMIS，IntimateMemoryInterconnectStandard）最近宣布其用于3-D堆栈存储器芯片的官方标准。　　该联盟的发起成员TezzaronSemiconductorCorp.(Naperville,Ill.)和Ziptronix,Inc.(Morrisville,N.C.)已着手开发采用IMIS端口的存储器芯片，预期将在200...[详细]
Tensilica通用控制CPU在创达特VDSL2中应用

　　Tensilica与创达特公司今日共同宣布双方签署了第二轮Diamond 212GP通用控制CPU内核授权协议。此前创达特公司应用Diamond 212GP内核成功地进行了一款VDSL2 SOC的设计。Diamond 212GP是支持single-MAC DSP功能、面积紧凑、低功耗、IO接口丰富、内存子系统灵活、可综合的32位高性能通用控制CPU内核。　　创达特科技公司CEO谭耀龙表示...[详细]
Epcos收购恩智浦半导体的RF-MEMS业务

　　位于慕尼黑的Epcos最近收购恩智浦(NXP)半导体的射频微机电系统(RF-MEMS)业务，RF-MEMS技术有望扩展手机功能，并削减手机成本和功耗。通过这次收购，Epocs将确立其在该领域的领先地位。　　Epcos表示，今年它将接管荷兰恩智浦的射频MEMS业务，并将把它发展成为价值近10亿欧元一个产品系列。收购交易条款没有披露。　　射频MEMS技术可以应用到包括天线和功率放大器在内...[详细]
ADI公司的Advantiv高级电视解决方案IC

ADI 近日宣布日立公司在其最新的消费类无线传输集线器 TP-WL700H 中使用 ADI 公司的 Advantiv ™高级电视解决方案 IC ，以提供高端的无线功能、灵活性和无缝高清 (HD) 连接。这款 TP-WL700H 集线器仅在日本市场供应，它是一款单机设备，专门用于为日立 Wooo UT 系列液晶电视提供无线高清娱乐内容。在日立公司最新的无线视...[详细]
TD-SCDMA射频测试总结（三）

　　本期将简要介绍有关频谱方面的测试——占用带宽。　　定义:占用带宽是指以指定信道的中心频率为中心，包含总发射功率99%能量时所对应的频带宽度。　　测试目的:验证UE的占用带宽是否符合指标要求，避免超过指标要求的占用带宽增加对其他信道或其他系统的干扰。　　初始条件：　　（1）测试环境：normal；参考TS34.122标准clauses G.2.1和G.2.2。　　（2）测试频点：l...[详细]
北京“急救信息平台”奥运会期间亮相

　　7月17日，由北京市科委、北京市卫生局合作的北京重大科技成果“急救信息平台”正式在人民医院启动，这套系统将先期装载在50辆999急救车上，并首先为奥运会和残奥会服务，将在北京的紧急医疗救助保障中广泛使用。今后，救护车还行驶在路上的时候，就可以把患者的生命体征等信息传输到医院，医院立即准备人员和设备抢救病人。这样一套远程急救信息平台大大缩短了抢救患者生命的时间。　　“采用现场急救人员、...[详细]
QuickLogic的SDIO 配置多个不同记忆卡

2008 年 7 月 22 日， QuickLogic® 公司宣布，可以提供配备多个、独立记忆卡能力的强化已验证 SDIO 主控制器解决方案。强化主控制器解决方案作为 QuickLogic 的 CSSP 产品的验证系统模块之一，专门针对手持式系统设计。日前，首款配置了四张独立记忆卡。 QuickLogic 还可根据客户需求，为 PSB 配置更多记忆卡...[详细]
半导体设备厂高估18英寸晶圆厂建设成本

　　继日前英特尔、台积电与三星一致表示可以在2012年展开18英寸晶圆PilotLine生产的相关工作之后，英特尔的技术策略主管PaoloGargini又在最近一次SemiconductorIndustryAssociation(SIA)圆桌会议中表示，从技术的观点来看，半导体产业进展至18英寸晶圆并不是非常困难。Gargini指出该公司与其它业者检视了晶圆厂设备，认为大部分是为12英寸晶圆开发...[详细]

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多