电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

531DA830M000DG

产品描述CMOS/TTL Output Clock Oscillator, 830MHz Nom, ROHS COMPLIANT, SMD, 6 PIN
产品类别无源元件    振荡器   
文件大小215KB,共12页
制造商Silicon Laboratories Inc
标准  
下载文档 详细参数 全文预览

531DA830M000DG概述

CMOS/TTL Output Clock Oscillator, 830MHz Nom, ROHS COMPLIANT, SMD, 6 PIN

531DA830M000DG规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Silicon Laboratories Inc
包装说明ROHS COMPLIANT, SMD, 6 PIN
Reach Compliance Codeunknown
其他特性TRAY
最长下降时间0.35 ns
频率调整-机械NO
频率稳定性50%
JESD-609代码e4
制造商序列号531
安装特点SURFACE MOUNT
标称工作频率830 MHz
最高工作温度85 °C
最低工作温度-40 °C
振荡器类型CMOS/TTL
物理尺寸7.0mm x 5.0mm x 1.85mm
最长上升时间0.35 ns
最大供电电压3.63 V
最小供电电压2.97 V
标称供电电压3.3 V
表面贴装YES
最大对称度55/45 %
端子面层Nickel/Gold (Ni/Au)
Base Number Matches1

文档预览

下载PDF文档
S i 5 3 0 / 5 31
R
EVISION
D
C
R Y S TA L
O
S C I L L A T O R
(XO)
(10 M H
Z T O
1.4 G H
Z
)
Features
Available with any-rate output
frequencies from 10 MHz to 945 MHz
and select frequencies to 1.4 GHz
3rd generation DSPLL
®
with superior
jitter performance
3x better frequency stability than
SAW-based oscillators
Internal fixed crystal frequency
ensures high reliability and low
aging
Available CMOS, LVPECL,
LVDS, and CML outputs
3.3, 2.5, and 1.8 V supply options
Industry-standard 5 x 7 mm
package and pinout
Pb-free/RoHS-compliant
Si5602
Ordering Information:
See page 7.
Applications
SONET/SDH
Networking
SD/HD video
Test and measurement
Clock and data recovery
FPGA/ASIC clock generation
Pin Assignments:
See page 6.
(Top View)
NC
OE
GND
1
2
3
6
5
4
V
DD
Description
The Si530/531 XO utilizes Silicon Laboratories’ advanced DSPLL circuitry
to provide a low jitter clock at high frequencies. The Si530/531 is available
with any-rate output frequency from 10 to 945 MHz and select frequencies to
1400 MHz. Unlike a traditional XO, where a different crystal is required for
each output frequency, the Si530/531 uses one fixed crystal to provide a
wide range of output frequencies. This IC based approach allows the crystal
resonator to provide exceptional frequency stability and reliability. In addition,
DSPLL clock synthesis provides superior supply noise rejection, simplifying
the task of generating low jitter clocks in noisy environments typically found in
communication systems. The Si530/531 IC based XO is factory configurable
for a wide variety of user specifications including frequency, supply voltage,
output format, and temperature stability. Specific configurations are factory
programmed at time of shipment, thereby eliminating long lead times
associated with custom oscillators.
®
CLK–
CLK+
Si530 (LVDS/LVPECL/CML)
OE
NC
GND
1
2
3
6
5
4
V
DD
Functional Block Diagram
V
DD
CLK– CLK+
NC
CLK
Si530 (CMOS)
Fixed
Frequency
XO
Any-rate
10–1400 MHz
DSPLL
®
Clock
Synthesis
OE
NC
GND
1
2
3
6
5
4
V
DD
CLK–
CLK+
Si531 (LVDS/LVPECL/CML)
OE
GND
Rev. 1.1 6/07
Copyright © 2007 by Silicon Laboratories
Si530/531
一个初中生也自学成电子高手的经历--别不信!
知道肯定会有很多人扔砖,痛扁我一顿。其实我也真的很不容易,因为我太喜欢这个行业,没有这张文凭可能我连面试的门都进不去。 现在我能在这个论坛里发帖子,经历的比很多人都曲折。 98 ......
emaily 工作这点儿事
[FPGA]推荐一下比较好的入门资料
工作需要,小弟需要了解一下FPGA在芯片设计和开发中的作用,不需要非常深入的资料,各位大哥大姐又没有比较好的资料? 先行谢过...
xiaobao114 嵌入式系统
求大神帮忙分析一下这个差放的小信号增益
C:\Users\Gang\Desktop\1...
gaoxia729 模拟电子
采用单电源模块设计的电路
目前在系统设计中,为了兼容各种电压也常采用48-5V单电源模块和加直流电压转换器的方案。单电源模块也存在上电顺序先后的问题。因此小于5V的电压上电肯定晚于5V.   在蓄电池供电的情况下,由 ......
pcbchaoban2012 PCB设计
有没有朋友能详细解说一下漏电开关的问题
本信息来自合作QQ群:电子工程师技术交流(12425841) 群主在坛子ID:Kata 有没有朋友能详细解说一下漏电开关的问题 我知道是测试火零之间的电流差,来控制断路。 我现在的问题是,火零 ......
easy.释 模拟电子
wince renderfile rmvb问题
小弟在WINCE上用directshow做一个视频播放器。 在播放RMVB文件时非常奇怪,每个文件播放大约 四秒后在换下一曲就没有问题,如果很快的更换 下一曲时程序就会崩溃掉。 ......
ryg7 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2241  2749  2540  2775  1094  31  27  7  32  47 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved