电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CDR32BP5R1BDWS

产品描述Ceramic Capacitor, Multilayer, Ceramic, 100V, 9.8% +Tol, 9.8% -Tol, BP, 30ppm/Cel TC, 0.0000051uF, Surface Mount, 1206, CHIP
产品类别无源元件    电容器   
文件大小46KB,共4页
制造商AVX
标准  
下载文档 详细参数 全文预览

CDR32BP5R1BDWS概述

Ceramic Capacitor, Multilayer, Ceramic, 100V, 9.8% +Tol, 9.8% -Tol, BP, 30ppm/Cel TC, 0.0000051uF, Surface Mount, 1206, CHIP

CDR32BP5R1BDWS规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证不符合
厂商名称AVX
包装说明CHIP
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.0000051 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度1.3 mm
JESD-609代码e3
长度3.2 mm
安装特点SURFACE MOUNT
多层Yes
负容差9.8%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
封装形式SMT
包装方法BULK
正容差9.8%
额定(直流)电压(URdc)100 V
参考标准MIL-PRF-55681/8
尺寸代码1206
表面贴装YES
温度特性代码BP
温度系数30ppm/Cel ppm/°C
端子面层Tin (Sn)
端子形状WRAPAROUND
宽度1.6 mm
Base Number Matches1

文档预览

下载PDF文档
MIL-PRF-55681/Chips
Part Number Example
CDR31 thru CDR35
MILITARY DESIGNATION PER MIL-PRF-55681
Part Number Example
L
W
D
t
(example)
CDR31
BP
101
B
K
S
M
MIL Style
Voltage-temperature
Limits
T
Capacitance
Rated Voltage
Capacitance Tolerance
Termination Finish
Failure Rate
NOTE: Contact factory for availability of Termination and Tolerance Options for
Specific Part Numbers.
MIL Style:
CDR31, CDR32, CDR33, CDR34, CDR35
Voltage Temperature Limits:
BP = 0 ± 30 ppm/°C without voltage; 0 ± 30 ppm/°C with
rated voltage from -55°C to +125°C
BX = ±15% without voltage; +15 –25% with rated voltage
from -55°C to +125°C
Capacitance:
Two digit figures followed by multiplier
(number of zeros to be added) e.g., 101 = 100 pF
Rated Voltage:
A = 50V, B = 100V
Capacitance Tolerance:
B ± .10 pF, C ± .25 pF, D ± .5
pF, F ± 1%, J ± 5%, K ± 10%,
M ± 20%
Termination Finish:
M = Palladium Silver
N = Silver Nickel Gold
S = Solder-coated
Y = 100% Tin
U = Base Metallization/Barrier
Metal/Solder Coated*
W = Base Metallization/Barrier
Metal/Tinned (Tin or Tin/
Lead Alloy)
*Solder shall have a melting point of 200°C or less.
Failure Rate Level:
M = 1.0%, P = .1%, R = .01%,
S = .001%
Packaging:
Bulk is standard packaging. Tape and reel
per RS481 is available upon request.
CROSS REFERENCE: AVX/MIL-PRF-55681/CDR31 THRU CDR35
Per MIL-PRF-55681
(Metric Sizes)
CDR31
CDR32
CDR33
CDR34
CDR35
AVX
Style
0805
1206
1210
1812
1825
Length (L)
(mm)
2.00
3.20
3.20
4.50
4.50
Width (W)
(mm)
1.25
1.60
2.50
3.20
6.40
Thickness (T)
Max. (mm)
1.3
1.3
1.5
1.5
1.5
D
Min. (mm)
.50
Termination Band (t)
Max. (mm)
.70
.70
.70
.70
.70
Min. (mm)
.30
.30
.30
.30
.30
81
这么好的活动-强力围观。不知道开发的项目资料会公布出来吗
不知道开发的项目资料会公布出来吗,另外没有被选入队伍又很想做的小伙伴,活动有没有给外围的朋友团购板子的机会,:pleased:。如果资料能够全部公开,那没有入队的也可以跟着一起做了,然后加 ......
kejoy stm32/stm8
TI LaunchPad™ 中引入Sidekick基本套件
针对TI LaunchPad™ 开发套件的Sidekick基本套件现在已对外销售,你正好可以在设计下一个项目时使用它。来自Seeedstudio的Sidekick系列套件用市面上很多常见微控制器开发套件,为用户提供 ......
maylove 微控制器 MCU
大家现在还有暑假吗
最近在帮领导跑项目,盖章的时候那叫一个困难 很多地方都放假,据说是避暑假,有这假期吗?普通工厂有这? 好奇ing...
sjl2001 聊聊、笑笑、闹闹
谁来解决PCIe3.0和USB 3.0的测试难题?
上周,泰克参展2011年英特尔信息技术峰会(IDF)大会,介绍并现场演示其完善的测试测量系列工具,帮助设计工程师能够按期向市场上推出下一代产品。 在今年的IDF上,英特尔重点推介了USB3和PCIE ......
思潇 测试/测量
帮忙看看这个问题
146172 两种顺序请求源的唯一差别在于用来保存序列的中间队列级的个数不同。仲裁时隙0 中的请求源不提供中间队列级(只带有队列级0 的1 级队列);仲裁时隙2 中的请求源提供3 级中间队列(因此 ......
1157421908 模拟与混合信号
请教:关于vivi如何跳转到ram执行的问题?
我在看vivi中的head.S 当程序bl copy_myself 结束之后, 为何执行下列代码后,P @ jump to ram ldr r1, =on_the_ram add pc, r1, #0 ... on_the_ram: 指针就跳到DRAM ......
disasterhe 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 587  1010  2491  2251  1563  32  39  44  41  19 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved