Datasheet> 器件分类 > 存储> 存储> HY5DW283222AF-22

文档预览

HY5DW283222AF-22: 产品描述DDR DRAM, 4MX32, 0.45ns, CMOS, PBGA144, 12 X 12 MM, 0.80 MM PITCH, FBGA-144; 产品类别存储存储; 文件大小310KB，共28页; 制造商SK Hynix(海力士); 官网地址http://www.hynix.com/eng/

下载文档详细参数选型对比全文预览

HY5DW283222AF-22概述

DDR DRAM, 4MX32, 0.45ns, CMOS, PBGA144, 12 X 12 MM, 0.80 MM PITCH, FBGA-144

HY5DW283222AF-22规格参数

参数名称	属性值
是否Rohs认证	不符合
厂商名称	SK Hynix(海力士)
零件包装代码	BGA
包装说明	TFBGA, BGA144,12X12,32
针数	144
Reach Compliance Code	unknown
ECCN代码	EAR99
访问模式	FOUR BANK PAGE BURST
最长访问时间	0.45 ns
其他特性	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	450 MHz
I/O 类型	COMMON
交错的突发长度	2,4,8
JESD-30 代码	S-PBGA-B144
长度	12 mm
内存密度	134217728 bit
内存集成电路类型	DDR DRAM
内存宽度	32
功能数量	1
端口数量	1
端子数量	144
字数	4194304 words
字数代码	4000000
工作模式	SYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	4MX32
输出特性	3-STATE
封装主体材料	PLASTIC/EPOXY
封装代码	TFBGA
封装等效代码	BGA144,12X12,32
封装形状	SQUARE
封装形式	GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	1.8,2.5 V
认证状态	Not Qualified
刷新周期	4096
座面最大高度	1.2 mm
自我刷新	YES
连续突发长度	2,4,8
最大待机电流	0.04 A
最大压摆率	1 mA
最大供电电压 (Vsup)	2.8 V
最小供电电压 (Vsup)	2.6 V
标称供电电压 (Vsup)	2.7 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子形式	BALL
端子节距	0.8 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	12 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

HY5DW283222AF

128M(4Mx32) GDDR SDRAM

HY5DW283222AF

This document is a general product description and is subject to change without notice. Hynix Electronics does not assume any respon-

sibility for use of circuits described. No patent licenses are implied.

Rev. 0.5 / Jun. 2004

HY5DW283222AF

PIN DESCRIPTION

CK, /CK

TYPE

Input

DESCRIPTION

Clock: CK and /CK are differential clock inputs. All address and control input signals are

sampled on the crossing of the positive edge of CK and negative edge of /CK. Output

(read) data is referenced to the crossings of CK and /CK (both directions of crossing).

Clock Enable: CKE HIGH activates, and CKE LOW deactivates internal clock signals, and

device input buffers and output drivers. Taking CKE LOW provides PRECHARGE POWER

DOWN and SELF REFRESH operation (all banks idle), or ACTIVE POWER DOWN (row

ACTIVE in any bank). CKE is synchronous for POWER DOWN entry and exit, and for SELF

REFRESH entry. CKE is asynchronous for SELF REFRESH exit, and for output disable. CKE

must be maintained high throughout READ and WRITE accesses. Input buffers, excluding

CK, /CK and CKE are disabled during POWER DOWN. Input buffers, excluding CKE are

disabled during SELF REFRESH. CKE is an SSTL_2 input, but will detect an LVCMOS LOW

level after Vdd is applied.

Chip Select : Enables or disables all inputs except CK, /CK, CKE, DQS and DM. All com-

mands are masked when CS is registered high. CS provides for external bank selection on

systems with multiple banks. CS is considered part of the command code.

Bank Address Inputs: BA0 and BA1 define to which bank an ACTIVE, Read, Write or PRE-

CHARGE command is being applied.

Address Inputs: Provide the row address for ACTIVE commands, and the column address

and AUTO PRECHARGE bit for READ/WRITE commands, to select one location out of the

memory array in the respective bank. A8 is sampled during a precharge command to

determine whether the PRECHARGE applies to one bank (A8 LOW) or all banks (A8

HIGH). If only one bank is to be precharged, the bank is selected by BA0, BA1. The

address inputs also provide the op code during a MODE REGISTER SET command. BA0

and BA1 define which mode register is loaded during the MODE REGISTER SET command

(MRS or EMRS).

Command Inputs: /RAS, /CAS and /WE (along with /CS) define the command being

entered.

Input Data Mask: DM(0~3) is an input mask signal for write data. Input data is masked

when DM is sampled HIGH along with that input data during a WRITE access. DM is sam-

pled on both edges of DQS. Although DM pins are input only, the DM loading matches the

DQ and DQS loading. DM0 corresponds to the data on DQ0-Q7; DM1 corresponds to the

data on DQ8-Q15; DM2 corresponds to the data on DQ16-Q23; DM3 corresponds to the

data on DQ24-Q31.

Data Strobe: Output with read data, input with write data. Edge aligned with read data,

centered in write data. Used to capture write data. DQS0 corresponds to the data on

DQ0-Q7; DQS1 corresponds to the data on DQ8-Q15; DQS2 corresponds to the data on

DQ16-Q23; DQS3 corresponds to the data on DQ24-Q31

Data input / output pin : Data Bus

Power supply for internal circuits and input buffers.

Power supply for output buffers for noise immunity.

Reference voltage for inputs for SSTL interface.

No connection.

CKE

Input

/CS

Input

BA0, BA1

Input

A0 ~ A11

Input

/RAS, /CAS, /WE

Input

DM0 ~ DM3

Input

DQS0 ~ DQS3

I/O

DQ0 ~ DQ31

DDQ

SSQ

REF

I/O

Supply

Rev. 0.5 / Jun. 2004

HY5DW283222AF-22相似产品对比

	HY5DW283222AF-22	HY5DW283222AF-33
描述	DDR DRAM, 4MX32, 0.45ns, CMOS, PBGA144, 12 X 12 MM, 0.80 MM PITCH, FBGA-144	DDR DRAM, 4MX32, 0.6ns, CMOS, PBGA144, 12 X 12 MM, 0.80 MM PITCH, FBGA-144
是否Rohs认证	不符合	不符合
厂商名称	SK Hynix(海力士)	SK Hynix(海力士)
零件包装代码	BGA	BGA
包装说明	TFBGA, BGA144,12X12,32	TFBGA, BGA144,12X12,32
针数	144	144
Reach Compliance Code	unknown	unknown
ECCN代码	EAR99	EAR99
访问模式	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST
最长访问时间	0.45 ns	0.6 ns
其他特性	AUTO/SELF REFRESH	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	450 MHz	300 MHz
I/O 类型	COMMON	COMMON
交错的突发长度	2,4,8	2,4,8
JESD-30 代码	S-PBGA-B144	S-PBGA-B144
长度	12 mm	12 mm
内存密度	134217728 bit	134217728 bit
内存集成电路类型	DDR DRAM	DDR DRAM
内存宽度	32	32
功能数量	1	1
端口数量	1	1
端子数量	144	144
字数	4194304 words	4194304 words
字数代码	4000000	4000000
工作模式	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	70 °C	70 °C
组织	4MX32	4MX32
输出特性	3-STATE	3-STATE
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	TFBGA	TFBGA
封装等效代码	BGA144,12X12,32	BGA144,12X12,32
封装形状	SQUARE	SQUARE
封装形式	GRID ARRAY, THIN PROFILE, FINE PITCH	GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED	NOT SPECIFIED
电源	1.8,2.5 V	1.8,2.5 V
认证状态	Not Qualified	Not Qualified
刷新周期	4096	4096
座面最大高度	1.2 mm	1.2 mm
自我刷新	YES	YES
连续突发长度	2,4,8	2,4,8
最大待机电流	0.04 A	0.025 A
最大压摆率	1 mA	0.7 mA
最大供电电压 (Vsup)	2.8 V	2.625 V
最小供电电压 (Vsup)	2.6 V	2.375 V
标称供电电压 (Vsup)	2.7 V	2.5 V
表面贴装	YES	YES
技术	CMOS	CMOS
温度等级	COMMERCIAL	COMMERCIAL
端子形式	BALL	BALL
端子节距	0.8 mm	0.8 mm
端子位置	BOTTOM	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED	NOT SPECIFIED
宽度	12 mm	12 mm
Base Number Matches	1	1

推荐资源

单车改装系列：风火轮: 车身改装了，下一步就是车轮了。以前用过装在气门芯的那种气嘴灯，通常是使用3颗纽扣电池，一般用1-2周就需要换电池，感觉比较麻烦。 574193 因此就想找一个太阳能的，不用换电池， ......; dcexpert 能源基础设施

【分享有礼】告诉你的小伙伴：恩智浦KW41Z有奖创意征集令高能来袭（已颁奖）: >> 恩智浦KW41Z分享活动获奖名单！活动时间：即日起至2017年2月28日活动页面：>>点击进入 Ø 如何参与? 1、转发本次活动内容至各类社交媒体（ QQ群、微信群、微信朋友圈、 ......; EEWORLD社区 NXP MCU

参与TE有奖活动，解锁智能电表难题啦！: 智能电表是当今智能电网的重要组成部分。智能电网的作用不仅仅是发电和配电，它是一个由物联网连接技术和通信网络构建而成的生态系统，允许数据的双向通信传输，可以分析评估电网稳定性，防止并 ......; EEWORLD社区电源技术

AM335x(TQ335x)学习笔记——WM8960声卡驱动移植: 经过一段时间的调试，终于调好了TQ335x的声卡驱动。TQ335x采用的Codec是WM8960，本文来总结下WM8960驱动在AM335x平台上的移植方法。Linux声卡驱动架构有OSS和ALSA两种架构，目前最常用的架构是A ......; girlkoo DSP 与 ARM 处理器

问一下ARM中断函数的格式: void __irq watchdogIRQ(void) { ledblink(); isBlink=~isBlink; if(isBlink==0) { blink_count++; uart_send_str("Times of blinking are:"); uart_send_num(blink_count); ......; zhushuping ARM技术

STM32F1系列的ADC采样的时钟可以用外部时钟吗？: 我想用外部时钟进行AD采样，不知道是否可行。...; dsp_comm stm32/stm8

手机无线芯片出货量放缓但前景可期

　　市场研究集团Forward Concepts通过对WSTS的最新半导体出货量统计数据进行分析，认为尽管出现了手机芯片的出货量放缓现象，但对统计的数据表示质疑。　　手机专用DSP和RISC芯片的五月份出货量比四月份增加了8%，从去年五月份累计增长率为47%。　　Forward Concepts的总裁Will Strauss同时也指出，WSTS的报告称用于无线设备的DSP五月份出货量比四...[详细]
支撑产业的落后是半导体产业发展瓶颈

　　没有支撑产业的发展就不可能建立我国自主的半导体产业，只有半导体支撑产业形成完善的配套体系，才能推动半导体行业高速发展。　　我国在“十一五”规划中特别提到，要发展我国自己的半导体产业。我国半导体行业国家“十一五”发展目标包括：集成电路产业年均增长率在30%以上，到2010年将实现3000亿元的销售额，约占当时世界集成电路市场份额的8%。制造业的生产技术达到12英寸、90纳米-65纳米水平。...[详细]
AIM Global REG制定超高频RFID实施指南

　　【提要】 AIM Global RFID专家组面向RFID系统集成商和终端用户，制定出针对超高频RFID技术应用的实施指南；并将作为技术报告草案提交给ISO/IEC JTC1。　　【RFID射频快报2007年8月23日讯】近期，AIM Global REG小组（RFIDExperts Group，即RFID专家组）面向RFID系统集成商和终端用户，制定出针对超高频（UHF）RFID...[详细]
如何应用计算机信息技术防范输液及用药差错

　　1 概述　　药品犹如“双刃剑”，可以治疗疾病，也可引起严重不良后果，药物的这种双重性取决于用药是否合理。不合理用药的危害十分严重，合理用药的必要性不容质疑，问题在于应采用什么手段才能防范不合理用药。　　防范不合理用药的手段主要有：实行临床药师审查制度；医师、护士、药剂人员资格审批制度；采用“合理用药”审查软件，进行合理用药审查。　　美国在实行临床药师审查制度基础上，于1992年制...[详细]
丁希仑：快乐“机器人”

　　“就好像变形金刚”，丁希仑这么描述他的机器人。　　当讲到飞船上的太阳帆板张开时，他的双臂直直地向两侧伸出，而讲到飞行器加速，他的胳膊贴紧两肋，好像那就是收拢的翅膀。提起机器人行走，他的上身微微扭动；有时，他会用一双结实的手转动一副不存在的旋柄。　　丁希仑，中国首屈一指的空间机器人专家，身高182，形色稳重，言语朴实，但介绍他的机器人时，动作丰富，常有笑容。　　丁教授声音温和，略带口音...[详细]
BP01型压力传感器在便携血压计中应用

　　1概述 BP01型压力传感器是为监测血压而专门设计的，主要用于便携式电子血压计。它采用精密厚膜陶瓷芯片和尼龙塑料封装，具有高线性、低噪声和外界应力小的特点；采用内部标定和温度补偿方式，从而提高了测量的精度、稳定性以及可重复性，在全量程范围内，精度为±1％，零点失调不大于±300μV。 2 BP01的主要性能参数 BP01的内部等效电路和外形封装如图1所示；表1所列为BP...[详细]
看高清必读数字电视有哪些优势及功能

　　随着中央电视台这月6套数字电视的开播，和中国数字电视国家标准的最后正式确定，人们期望能看到如电影般清晰的电视节目将成为现实。如今提到数字电视这个词，也许您并不陌生，大家对数字电视已经耳熟能详。但实际上，说到什么是数字电视？它到底能给我们带来什么？怎样才能看上数字电视……可能多数人还是会一头雾水。本次我们就从数字电视的基本知识入手，希望通过对本文的了解让您了解数字电视的魅力。　　一、什么是数...[详细]
Jack Guedj就任Tensilica总裁及CEO

　　Tensilica公司今日全球发布，任命Jack Guedj博士为公司全球总裁及CEO，Tensilica卓越领导团队的扩充将为公司在新一轮增长期中更快发展奠定基础。Jack Guedj拥有丰富管理经验，曾率领多家初创公司快速发展，并担任通信和多媒体领域的知名半导体公司高级管理领导层。Guedj将继任公司创立者Chris Rowen博士的职位，继续推动Tensilica与战略客户在先进处理器...[详细]
Cadence推出C-to-Silicon Compiler

2008 年 7 月 15 日 Cadence 设计系统公司宣布推出 Cadence® C-to-Silicon Compiler ，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片 IP 的过程中，将生产力提高 10 倍。 C-to-Silicon Compiler 中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用 C/C++ 和 Syst...[详细]
TD-SCDMA终端射频测试技术研究

　　前言　　TD-SCDMA移动通信标准是我国具有自主知识产权的世界第三代移动通信标准，以时分双工、智能天线、联合检测等诸多核心技术成为世界移动通信领域的亮点。在我国，无线电管理部门所规划的155 MHz的核心频段，极大地推动了TD-SCDMA技术在近几年的快速发展，专家估计:TD-SCDMA所带来的商业效益和社会效益是难以估量的。但是，TD-SCDMA技术相对WCDMA和cdma2000技...[详细]
英特尔45nm处理器和芯片组助力嵌入式

　　日前，英特尔公司推出面向嵌入式用户的英特尔酷睿2双核处理器 T9400和移动式英特尔GM45 高速芯片组，并提供长达7年的超长生命周期支持。本次推出的处理器和芯片组是全新英特尔迅驰2 平台的构成组件，可为移动应用程序带来更卓越的性能、更耐久的电池使用时间和广泛的无线网络互操作性。此外，今日推出的英特尔酷睿2 双核处理器 T9400经验证可支持英特尔5100 内存控制器中枢（MCH）芯片组，并...[详细]
劲量AAAA碱性电池新一代电源解决方案

　　劲量公司宣布进一步推广其劲量AAAA(4A)碱性电池产品，以满足生产制造企业和消费者对于更小、更轻、更紧凑的电子产品的设计、制造和使用需求。　　当前，全球消费者都希望电子产品在更小、更轻的同时实现更高能效。因此，在设计电子产品时，设计人员和工程师都力求将其做得更加小巧。这意味着消费者需要随时获得体积更小的便携电源。劲量AAAA电池体积小，重量轻，正是出色的潮流电子产品的电源解决方案。目前...[详细]
SJTAG技术在ATCA体系的应用(图)

　　随着通信市场对无线与有线服务的需求持续成长，电信产业认识到需要跳脱专利型或部分开放型架构的桎梏，以便获得更多的选择空间。因此PICMG（PCI Industrial Computer Manufacturers Group，PCI工业计算机制造组织）提出了AdvancedTCA的开放式硬件平台的相关规范，称为PICMG 3.X规范，针对新一代网络元素提供充裕的扩充性与空间，支持多种交换协议与...[详细]
关于数Gpbs高速存储器接口设计的分析

　　游戏机、数字电视(DTV)和个人电脑等流行的消费类电子产品的功能越来越多，性能也越来越高。这些产品数据处理能力的增强使它们的DRAM存储器接口功能与产品本身的功能紧密联系在一起，以支持更多功能和更高性能。数据速率达数Gbps的存储器接口架构可以帮助这些产品实现所需的功能和性能，但是存储器接口设计必须克服艰巨的挑战才能达到想要的产品性能和质量。　　更新一代的DDR3DRAM和XDR DRA...[详细]
英特尔公开贬低ARM手机架构 ARM反击其误导市场

英特尔在其美国秋季IDF上的言论，惹毛了英国ARM。这家全球最大的半导体独立IP(知识产权)供应商仍然深为不满。 “英特尔显然是在误导市场。”ARM全球首席运营官都德布朗昨天在上海对《第一财经日报》说。英特尔为推移动设备作准备 ARM是全球著名芯片知识产权架构IP供应商。目前，它的产品架购已进入全球近100%的CDMA手机、85%以上的WCDMA手机市场。英特尔其美...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多