ICH-910-ZSTT,ICH-910-ZSTT pdf中文资料,ICH-910-ZSTT引脚图,ICH-910-ZSTT电路-Datasheet-电子工程世界

ICH-910-ZSTT: 产品描述IC Socket, DIP10, 10 Contact(s),; 产品类别连接器插座; 文件大小519KB，共1页; 制造商SAMTEC; 官网地址http://www.samtec.com/

下载文档详细参数全文预览

ICH-910-ZSTT概述

IC Socket, DIP10, 10 Contact(s),

求推荐管脚少的单极性AD转换芯片: 最近项目用到STM32F767，内部AD是12位，不能满足要求。我找了一下，ADS1274,64个管脚，管脚太多。我还找了其他的AD转换芯片，都是差分输入的。我不要差分输入的。想找一款管脚比较少的AD采样芯片，16位或者24位都可以，单极性输入。谢谢！...; chenbingjy stm32/stm8

IIR数字滤波器设计-在FPGA上实现任意阶IIR数字滤波器: [font=Verdana][font=Verdana]IIR数字滤波器设计-在FPGA上实现任意阶IIR数字滤波器[/font][/font]摘要：本文介绍了一种采用级联结构在FPGA上实现任意阶IIR数字滤波器的方法。此设计扩展性好，便于调节滤波器的性能，可以根据不同的要求在不同规模的FPGA上加以实现。IIR数字滤波器在很多领域中有着广阔的应用。与FIR数字滤波器相比，它可以用较低的阶数获...; aimyself FPGA/CPLD

EMP注入三极管的问题: [color=#333333][font="][size=14px]为什么对于三极管来说，有的文献写在EMP注入下，三极管失效模式是B-E结短路，但是有的文献写B-C结更敏感，更容易被损坏。[/size][/font][/color][font=PingFang SC, Lantinghei SC, Microsoft YaHei, arial, 宋体, sans-serif, tahom...; xmxxwyh 模拟电子

问一个简单的VHDL问题，信号线上电赋初值: 我有一个CPLD出来的IO口P，想要刚上电时是一种状态（比如0）。工作起来后，由另外一个信号S1，S2边沿触发P的状态变动。比如上电时P是0，当S1触发时P = 1，当S2触发时P = Z。这种用VHDL（或者其他语言）应该怎么实现呢？我的想法是用两个进程PROCESS（S1) PROCESS(S2)只要PROCESS启动后，P就在1和Z之间改变，但再也不会是0了但不知道初始化成0应该怎么描述。...; sioca FPGA/CPLD

今天老师留的作业.我不会做,有哪位高人给我指点一下: 实验3优先级继承1 实验目的掌握嵌入式实时操作系统?C/OS-II解决优先级反转的策略——优先级继承的原理。2 原理及程序结构2.1 实验设计2.1.1 优先级继承原理优先级继承的主要思想是：当高优先级任务因申请某共享资源失败被阻塞时，把当前拥有该资源的、且优先级较低的任务的优先级提升，提升的高度等于这个高优先级任务的优先级。在?C/OS-II中，在创建管理共享资源的互斥信号量时，可以指定一个PI...; sanny777 嵌入式系统

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多