电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CY7C1381D-133BGCT

产品描述Cache SRAM, 512KX36, 6.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, BGA-119
产品类别存储    存储   
文件大小543KB,共29页
制造商Cypress(赛普拉斯)
下载文档 详细参数 选型对比 全文预览

CY7C1381D-133BGCT概述

Cache SRAM, 512KX36, 6.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, BGA-119

CY7C1381D-133BGCT规格参数

参数名称属性值
厂商名称Cypress(赛普拉斯)
零件包装代码BGA
包装说明14 X 22 MM, 2.40 MM HEIGHT, BGA-119
针数119
Reach Compliance Codeunknown
ECCN代码3A991.B.2.A
最长访问时间6.5 ns
其他特性FLOW-THROUGH ARCHITECTURE
JESD-30 代码R-PBGA-B119
长度22 mm
内存密度18874368 bit
内存集成电路类型CACHE SRAM
内存宽度36
功能数量1
端子数量119
字数524288 words
字数代码512000
工作模式SYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织512KX36
封装主体材料PLASTIC/EPOXY
封装代码BGA
封装形状RECTANGULAR
封装形式GRID ARRAY
并行/串行PARALLEL
认证状态Not Qualified
座面最大高度2.4 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3.135 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子形式BALL
端子节距1.27 mm
端子位置BOTTOM
宽度14 mm
Base Number Matches1

文档预览

下载PDF文档
CY7C1381D
CY7C1383D
18-Mbit (512K x 36/1M x 18)
Flow-Through SRAM
Features
• Supports 133-MHz bus operations
• 512K × 36/1M × 18 common I/O
• 3.3V core power supply (V
DD
)
• 2.5V or 3.3V I/O supply (V
DDQ
)
• Fast clock-to-output time
— 6.5 ns (133-MHz version)
• Provide high-performance 2-1-1-1 access rate
User-selectable burst counter supporting Intel
®
Pentium
®
interleaved or linear burst sequences
• Separate processor and controller address strobes
• Synchronous self-timed write
• Asynchronous output enable
• Available in JEDEC-standard lead-free 100-pin TQFP,
lead-free and non-lead-free 119-ball BGA and 165-ball
FBGA package
• IEEE 1149.1 JTAG-Compatible Boundary Scan
• “ZZ” Sleep Mode option
Functional Description
[1]
The CY7C1381D/CY7C1383D is a 3.3V, 512K x 36 and 1M x
18 Synchronous Flow-through SRAMs, respectively designed
to interface with high-speed microprocessors with minimum
glue logic. Maximum access delay from clock rise is 6.5 ns
(133-MHz version). A 2-bit on-chip counter captures the first
address in a burst and increments the address automatically
for the rest of the burst access. All synchronous inputs are
gated by registers controlled by a positive-edge-triggered
Clock Input (CLK). The synchronous inputs include all
addresses, all data inputs, address-pipelining Chip Enable
(CE
1
), depth-expansion Chip Enables (CE
2
and CE
3[2]
), Burst
Control inputs (ADSC, ADSP, and ADV), Write Enables (BW
x
,
and BWE), and Global Write (GW). Asynchronous inputs
include the Output Enable (OE) and the ZZ pin.
The CY7C1381D/CY7C1383D allows either interleaved or
linear burst sequences, selected by the MODE input pin. A
HIGH selects an interleaved burst sequence, while a LOW
selects a linear burst sequence. Burst accesses can be
initiated with the Processor Address Strobe (ADSP) or the
cache Controller Address Strobe (ADSC) inputs. Address
advancement is controlled by the Address Advancement
(ADV) input.
Addresses and chip enables are registered at rising edge of
clock when either Address Strobe Processor (ADSP) or
Address Strobe Controller (ADSC) are active. Subsequent
burst addresses can be internally generated as controlled by
the Advance pin (ADV).
The CY7C1381D/CY7C1383D operates from a +3.3V core
power supply while all outputs may operate with either a +2.5
or +3.3V supply. All inputs and outputs are JEDEC-standard
JESD8-5-compatible.
Selection Guide
133 MHz
Maximum Access Time
Maximum Operating Current
Maximum CMOS Standby Current
6.5
210
70
100 MHz
8.5
175
70
Unit
ns
mA
mA
Notes:
1. For best-practices recommendations, please refer to the Cypress application note
System Design Guidelines
on www.cypress.com.
2. CE
3,
CE
2
are for TQFP and 165 FBGA package only. 119 BGA is offered only in 1 Chip Enable.
Cypress Semiconductor Corporation
Document #: 38-05544 Rev. *E
198 Champion Court
San Jose
,
CA 95134-1709
408-943-2600
Revised June 23, 2006

CY7C1381D-133BGCT相似产品对比

CY7C1381D-133BGCT CY7C1381D-100BGCT CY7C1383D-133BGCT CY7C1381D-100BGIT
描述 Cache SRAM, 512KX36, 6.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, BGA-119 Cache SRAM, 512KX36, 8.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, BGA-119 Cache SRAM, 1MX18, 6.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, BGA-119 Cache SRAM, 512KX36, 8.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, BGA-119
零件包装代码 BGA BGA BGA BGA
包装说明 14 X 22 MM, 2.40 MM HEIGHT, BGA-119 14 X 22 MM, 2.40 MM HEIGHT, BGA-119 14 X 22 MM, 2.40 MM HEIGHT, BGA-119 14 X 22 MM, 2.40 MM HEIGHT, BGA-119
针数 119 119 119 119
Reach Compliance Code unknown unknown unknown unknown
ECCN代码 3A991.B.2.A 3A991.B.2.A 3A991.B.2.A 3A991.B.2.A
最长访问时间 6.5 ns 8.5 ns 6.5 ns 8.5 ns
其他特性 FLOW-THROUGH ARCHITECTURE FLOW-THROUGH ARCHITECTURE FLOW-THROUGH ARCHITECTURE FLOW-THROUGH ARCHITECTURE
JESD-30 代码 R-PBGA-B119 R-PBGA-B119 R-PBGA-B119 R-PBGA-B119
长度 22 mm 22 mm 22 mm 22 mm
内存密度 18874368 bit 18874368 bit 18874368 bit 18874368 bit
内存集成电路类型 CACHE SRAM CACHE SRAM CACHE SRAM CACHE SRAM
内存宽度 36 36 18 36
功能数量 1 1 1 1
端子数量 119 119 119 119
字数 524288 words 524288 words 1048576 words 524288 words
字数代码 512000 512000 1000000 512000
工作模式 SYNCHRONOUS SYNCHRONOUS SYNCHRONOUS SYNCHRONOUS
最高工作温度 70 °C 70 °C 70 °C 85 °C
组织 512KX36 512KX36 1MX18 512KX36
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 BGA BGA BGA BGA
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 GRID ARRAY GRID ARRAY GRID ARRAY GRID ARRAY
并行/串行 PARALLEL PARALLEL PARALLEL PARALLEL
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified
座面最大高度 2.4 mm 2.4 mm 2.4 mm 2.4 mm
最大供电电压 (Vsup) 3.6 V 3.6 V 3.6 V 3.6 V
最小供电电压 (Vsup) 3.135 V 3.135 V 3.135 V 3.135 V
标称供电电压 (Vsup) 3.3 V 3.3 V 3.3 V 3.3 V
表面贴装 YES YES YES YES
技术 CMOS CMOS CMOS CMOS
温度等级 COMMERCIAL COMMERCIAL COMMERCIAL INDUSTRIAL
端子形式 BALL BALL BALL BALL
端子节距 1.27 mm 1.27 mm 1.27 mm 1.27 mm
端子位置 BOTTOM BOTTOM BOTTOM BOTTOM
宽度 14 mm 14 mm 14 mm 14 mm
Base Number Matches 1 1 1 -
机器学习算法生成的设计技巧(ST官方提供,中文字幕)
ST亚太地区人工智能方面的负责人为大家讲解,当开始一个新的机器学习项目设计时,一些关键的概念和需要注意的技巧。 欢迎大家跟帖提问。 会议议程如下: 570761 直播回顾: ......
nmg MEMS传感器
在DSP系统的设计初期,是否需要CPLD来增加布线灵活性
在DSP系统的设计初期,是否需要CPLD来增加布线灵活性?之前做过几个板遇到IO端口设计不合理导致板子要重做的情况。增加CPLD成本就自然增加了。 本帖最后由 weipingying 于 2012-12-26 08:43 ......
weipingying DSP 与 ARM 处理器
windML3.0 的编译错误问题
安装了Tornado2.2.1(for MIPS)和windML3.0 编译WindML库文件时遇到下面的错误。请高手分析一下。谢谢 子目录或文件 D:\Tornado2.2_MIPS\target\lib\mips\MIPS64\gnule\objwndml 已经存在 ......
tonylc 嵌入式系统
请问大家有谁做过 easydrive 4.4的pcb打样啊,最近买了些零件想做
请问大家有谁做过 easydrive 4.4的pcb打样啊,最近买了些零件想做, 137360 或者谁做了没有用完,分一点给我吧...
a252284222 PCB设计
最早的手机
本帖最后由 jameswangsynnex 于 2015-3-3 20:01 编辑 手机从问世到现在已经有20多年的历史了,从巨型大哥大到现在的直板,滑盖,翻盖,旋盖等造型并存,手机的外形越来越小巧,而造型则是越来 ......
songrisi 消费电子
74hc164能驱动继电器吗?
本帖最后由 wh8010jky 于 2017-3-5 10:22 编辑 如图:164直接连接5V继电器,经试验,可以驱动负载。但是有点不放心,担心以后是否稳定,请问:164与继电器之间是不是要加三极管放大?我的负 ......
wh8010jky 51单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1451  2067  2027  2878  273  27  51  28  58  39 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved