VIS
Description
VS864648041D,VS1664648041D
8M,16MX64-Bit
SDRAM Module
The VS864648041D and VS1664648041D are 8M x 64 bit and 16M bit x 64 Dual-In-Line synchronous
DRAM Module (DIMM). It consists of 8/16 CMOS 8Mx8 bit synchronous DRAMs (VG36648041DT) with 4
banks and in standard 54 pin TSOP-II package. Decoupling capacitors are mounted on power supply line for
noise reduction. The module use serial presence detects implemented via a 2K-bit EEPROM component.
Features
VS864648041D, VS1664648041D :
¡ Co ml y t oI n e PC100 J EDEC PC133 spec ca o
E
p
t l
/
ifi ti
¡ S ng e 3 3V
ϒ
0.3V
() po wer supp
E i l
.
l
¡ U zes - 7 - 7L and - 8 H SDRA Mco m
E tili
,
ponen
t
¡ 8 Mx 64 b ( VS864648041 D and 16 Mx 64 b ( VS1664648041 D op on
E
it
)
it
) ti
¡ Fu y synch onous w h a s gna s r e er encedt o a pos v e c ock edg
E ll
r
it ll i
l
f
iti
l
¡ Non Bu e e
E
- ff r
¡ P og a mm l e bu s l eng h ( 1 2 4 8 & Fu page
E r r
ab
r t
t
, , ,
ll
¡ P og a mm l e w ap sequence ( Sequen a n e eav e
E r r
ab
r
ti l/I t rl
¡ Au o mti c p echar ge and con o ed p echa g
E t
a
r
tr ll
r
r
¡ Au o r e esh and se r e esh m
E t
fr
lf fr
ode
¡ I/ O ev e : LVTTLi n e ac
E
l
l
t rf
¡ Rando mco u m accessi n ev e y cyc
E
l
n
r
l
¡ 4096 r e esh cyc es / 64 m
E
fr
l
¡ Seri a P esence D t ec ( SPD w h EEPRO
E
l r
e t
) it
¡ JEDEC s anda d p nou
E
t
r i
Document:1G5-0185
Rev.1
Page 1
VIS
Pin Assignment (Front View)
VG36648041DT
VG36648041DT
VG36648041DT
VG36648041DT
VG36648041DT
VG36648041DT
VS864648041D,VS1664648041D
8M,16MX64-Bit
SDRAM Module
VG36648041DT
1
10
11
40
41
VG36648041DT
84
Pin Configurations
Pin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
Name
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
NC
Pin
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
Name
NC
V
SS
NC
NC
V
DD
WE
DQMB0
DQMB1
CS0
NC
V
SS
A0
A2
A4
A6
A8
A10
BA1
V
DD
V
DD
CLK0
Pin
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
Name
V
SS
NC
CS2
DQMB2
DQMB3
NC
V
DD
NC
NC
NC
NC
V
SS
DQ16
DQ17
DQ18
DQ19
V
DD
DQ20
NC
NC
Pin
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
Name
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
CLK2
NC
WP
SDA
SCL
V
DD
Pin
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
Name
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
NC
Pin
106
107
108
109
110
111
Name
NC
V
SS
NC
NC
V
DD
CAS
Pin
127
128
Name
V
SS
CKE0
Pin
148
149
Name
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
*CLK3
NC
SA0
SA1
SA2
V
DD
129 NC\*CS3 150
130 DQMB6 151
131 DQMB7 152
132 NC\*A13 153
V
DD
NC
NC
NC
NC
V
SS
DQ48
DQ49
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
112 DQMB4 133
113 DQMB5 134
114 NC\*CS1 135
115
116
117
118
119
120
121
122
123
124
125
RAS
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
DD
*CLK1
136
137
138
139
140
141
142
143
144
145
146
63
NC\*CKE1
126 NC\*A12 147
*
16M x 64 version only
Pin Description
Pin Name
A0 ~ A11
DQ0 ~ DQ63
RAS
CAS
WE
BA0, BA1
CKE0, CKE1
CS0 ~ CS3
Function
Address input
Data-in/Data - out
Row address strobe
Column address strobe
Write enable
Bank address
Clock enable
Chip select
Pin Name
DQMB0 ~ DQMB7
CLK0 ~ CLK3
VDD
VSS
SA0 ~ SA2
SCL
SDA
WP
Function
DQ mask enable
Clock input
Power
Ground
Serial presence detect address
Serial clock
Serial data I/O
Write Protection
Document:1G5-0185
Rev.1
Page 2
VIS
Functional Block Diagram (8M x 64)
CS0
DQMB0
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQM
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS2
DQMB2
DQM
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQM
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ32
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
DQM
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
VS864648041D,VS1664648041D
8M,16MX64-Bit
SDRAM Module
DQMB4
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
UO
U4
CS
U1
U5
DQMB6
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U2
U6
CS
U3
U7
Serial PD
A0 ~ A11
SDRAM U0 ~ U7
SCL
SDA
A0
A1
SA1
A2
SA2
WP
47K
Ω
BA0 & BA1
RAS
CAS
WE
SDRAM U0 ~ U7
SDRAM U0 ~ U7
SDRAM U0 ~ U7
SDRAM U0 ~ U7
SDRAM U0 ~ U7
10
Ω
10
Ω
SA0
CKE0
DQn
Every DQpin of SDRAM
CLK0
U0/U1/U4/U5
10
Ω
U2/U3/U6/U7
V
DD
0.1
µ
F
V
SS
0.1
µ
F
CLK2
To all SDRAMs
Document:1G5-0185
Rev.1
Page 3
VIS
Functional Block Diagram (16M x 64)
VS864648041D,VS1664648041D
8M,16MX64-Bit
SDRAM Module
CS1
CS0
DQMB0
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQM
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS3
CS2
DQMB2
DQM
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQM
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQMB4
DQM
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
DQM
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
UO
U8
U4
U12
U1
U9
U5
U13
DQMB6
DQM
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
DQM
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U2
U10
U6
U14
U3
U11
U7
U15
Serial PD
A0 ~ A11
RAS
CAS
WE
CKE0
BA0 & BA1
10
Ω
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U15
CKE1
10K
V
CC
SCL
A0
SA0
A1
SA1
A2
SA2
SDA
WP
47K
Ω
SDRAM U8 ~ U15
DQn
Every DQpin of SDRAM
CLK0
CLK1
10
Ω
U0/U1/U4/U5
10
Ω
U8/U9/U12/U13
10
Ω
U2/U3/U6/U7
10
Ω
U10/U11/U14/U15
V
DD
0.1
µ
F
V
SS
0.1
µ
F
To all SDRAMs
CLK2
CLK3
Document:1G5-0185
Rev.1
Page 4