IRKLF180-02DP,IRKLF180-02DP pdf中文资料,IRKLF180-02DP引脚图,IRKLF180-02DP电路-Datasheet-电子工程世界

IRKLF180-02DP: 产品描述Silicon Controlled Rectifier, 282.6A I(T)RMS, 180000mA I(T), 200V V(DRM), 200V V(RRM), 1 Element; 产品类别模拟混合信号IC 触发装置; 文件大小55KB，共1页; 制造商International Rectifier （ Infineon ）; 官网地址http://www.irf.com/

下载文档详细参数全文预览

IRKLF180-02DP概述

Silicon Controlled Rectifier, 282.6A I(T)RMS, 180000mA I(T), 200V V(DRM), 200V V(RRM), 1 Element

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	International Rectifier （ Infineon ）
包装说明	FLANGE MOUNT, R-PXFM-X5
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	FAST
外壳连接	ISOLATED
标称电路换相断开时间	18 µs
配置	SINGLE WITH BUILT-IN SERIES DIODE
关态电压最小值的临界上升速率	50 V/us
最大直流栅极触发电流	200 mA
最大直流栅极触发电压	3 V
快速连接描述	G-GR
螺丝端子的描述	A-K-AK
最大维持电流	600 mA
JESD-30 代码	R-PXFM-X5
JESD-609代码	e0
最大漏电流	30 mA
通态非重复峰值电流	7400 A
元件数量	1
端子数量	5
最大通态电流	180000 A
最高工作温度	125 °C
最低工作温度	-40 °C
封装主体材料	PLASTIC/EPOXY
封装形状	RECTANGULAR
封装形式	FLANGE MOUNT
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
最大均方根通态电流	282.6 A
重复峰值关态漏电流最大值	30000 µA
断态重复峰值电压	200 V
重复峰值反向电压	200 V
表面贴装	NO
端子面层	TIN LEAD
端子形式	UNSPECIFIED
端子位置	UNSPECIFIED
处于峰值回流温度下的最长时间	NOT SPECIFIED
触发设备类型	SCR
Base Number Matches	1

关于F7的两个问题: 我项目中用到STM32F7。有两个问题：1.F7的IO口是5V容忍的吗？2.开发F7程序用什么下载工具？STLINK行吗？谢谢！...; chenbingjy stm32/stm8

msp430g2553内部ADC10温度传感器使用解释: //同样的，使用lcd1602显示，这里不再多述其程序了，前面有#include "lcd1602.h"#defineNum_of_Results32static uint results[Num_of_Results];uchar a[10]="0123456789";uchar b[16]="temperatu";unsignedint ad_value[3];void main(){// S...; qwqwqw2088 微控制器 MCU

如何建立实时以太网络: 对许多读者来说，本文可能是可笑的。但是，实时应用中的以太网概念却是最乐观的。以太网由于它没有在发送和接收间建立独特的专有的连接而变得不那么可靠。.除非建立了这种专有的连接，否则以太网在实时网络中没有地位。本文描述了一种创新的方法来克服以太网所固有的局限性。...; lorant 单片机

2812的工程例子导入后，提示不匹配，运行不了: #16019-D file "C:/ti/ccsv6/tools/compiler/c2000_6.2.5/lib/rts2800.lib" specifies large memory model, which is not compatible with small memory model specified in a previous file or on the command line...; 哈哈爱学习 DSP 与 ARM 处理器

关于例化Altera FIFO占用RAM资源的问题: FPGA使用的是StratixII GX，RAM资源有M512（32*18bits）、M4K（128*36bits）和M-RAM（4K*144bits）3种。我例化一个64*48的FIFO占用2个M4K；例化一个128*48的FIFO占用2个M4K；以上情况我能理解，因为1个M4K的位宽不够，所以要拼起来才能实现48bit位宽的FIFO。但是我例化一个256*48bits的FIFO占用3个M4K，...; eeleader-mcu FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多