电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

FFC-70T2BMEP21

产品描述Board Connector, 70 Contact(s), 2 Row(s), Male, Straight, Solder Terminal, ROHS COMPLIANT
产品类别连接器    连接器   
文件大小57KB,共1页
制造商Honda Tsushin Kogyo Co Ltd
标准  
下载文档 详细参数 全文预览

FFC-70T2BMEP21概述

Board Connector, 70 Contact(s), 2 Row(s), Male, Straight, Solder Terminal, ROHS COMPLIANT

FFC-70T2BMEP21规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
包装说明ROHS COMPLIANT
Reach Compliance Codeunknown
连接器类型BOARD CONNECTOR
联系完成配合TIN COPPER
联系完成终止Tin/Copper (Sn/Cu)
触点性别MALE
触点材料NOT SPECIFIED
DIN 符合性NO
滤波功能NO
IEC 符合性NO
JESD-609代码e2
MIL 符合性NO
插接信息MULTIPLE MATING PARTS AVAILABLE
混合触点NO
安装方式STRAIGHT
安装类型BOARD
装载的行数2
选件GENERAL PURPOSE
端子节距2.54 mm
端接类型SOLDER
触点总数70
UL 易燃性代码94V-0
Base Number Matches1

文档预览

下载PDF文档
2.54 mm pitch connector
Straight through hole type male connector for PCB
FFC-( )(T )BMEP( )( )
Configuration of product Part No.
For PCB
Straight Through hole
FFC- ( ) (T ) BMEP ( ) ( )
Contact plating
1 : Gold plate
21: Tin copper plate
Insulator color
Blank: Blue
B
: Black
Series name
No. of contacts: 4–144
Length of contact
Blank: Standard
T, T1–T18 (Refer to the following
dimension table.)
Type of contact
BMEP: 0.635 mm square contacts,
double row type
B
A
2.54
2.54
Dimensions
No. of
contacts
œ0.635
C
œ0.635
ø1
+0.1
0
Components
Insulator
Contact
2.54
– 0.05
A
– 0.1
Recommended PCB layout
+
Part No.
FFC- (4~144)BMEP( )( )
FFC-(4~144)TBMEP( )( )
FFC-(4~144)T1BMEP( )( )
FFC-(4~144)T2BMEP( )( )
FFC-(4~144)T3BMEP( )( )
FFC-(4~144)T4BMEP( )( )
FFC-(4~144)T5BMEP( )( )
FFC-(4~144)T6BMEP( )( )
FFC-(4~144)T7BMEP( )( )
C
6
5.72
5.84
5.72
7
8.54
7.5
D
2.5
2.54
3.43
12.7
17.78
5.08
2.5
3.43
Part No.
FFC-(4~144)T8BMEP( )( )
FFC-(4~144)T9BMEP( )( )
FFC-(4~144)T10BMEP( )( )
FFC-(4~144)T12BMEP( )( )
FFC-(4~144)T13BMEP( )( )
FFC-(4~144)T14BMEP( )( )
FFC-(4~144)T15BMEP( )( )
FFC-(4~144)T16BMEP( )( )
FFC-(4~144)T18BMEP( )( )
* T11, 17 are obsolete.
+
+
C
10.86
5
6
5.94
3
7
11.54
19
17
D
2.5
3
16.5
2
11
3
7
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
66
68
70
72
74
A
2.54
5.08
7.62
10.16
12.70
15.24
17.78
20.32
22.86
25.40
27.94
30.48
33.02
35.56
38.10
40.64
43.18
45.72
48.26
50.80
53.34
55.88
58.42
60.96
63.50
66.04
68.58
71.12
73.66
76.20
78.74
81.28
83.82
86.36
88.90
91.44
B
5.08
7.62
10.16
12.70
15.24
17.78
20.32
22.86
25.40
27.94
30.48
33.02
35.56
38.10
40.64
43.18
45.72
48.26
50.80
53.34
55.88
58.42
60.96
63.50
66.04
68.58
71.12
73.66
76.20
78.74
81.28
83.82
86.36
88.90
91.44
93.98
No. of
contacts
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
A
93.98
96.52
99.06
101.60
104.14
106.68
109.22
111.76
114.30
116.84
119.38
121.92
124.46
127.00
129.54
132.08
134.62
137.16
139.70
142.24
144.78
147.32
149.86
152.40
154.94
157.48
160.02
162.56
165.10
167.64
170.18
172.72
175.26
177.80
180.34
B
96.52
99.06
101.60
104.14
106.68
109.22
111.76
114.30
116.84
119.38
121.92
124.46
127.00
129.54
132.08
134.62
137.16
139.70
142.24
144.78
147.32
149.86
152.40
154.94
157.48
160.02
162.56
165.10
167.64
170.18
172.72
175.26
177.80
180.34
182.88
5.08
D
2.54
Mating connectors:
DIC series or HKP series female connector
Z-282 or Z-325 female connector
Through
hole
SMT
Press-in
IDC
Wire
Soldering Crimping wrapping
Others
2.54
– 0.05
新人小白请教一段电子密码锁的代码!
在网上参考的一段代码,主要实现电子密码锁的键盘扫描功能,但是本人才疏学浅,孤陋寡闻,对C语言一知半解,特来请求各位大神指教!{:1_146:} 附上代码: //扫描第一行 void key_scan() // ......
落魄IV 单片机
51单片机小白,求助带功能键控制的电子时钟汇编和c语言代码
本帖最后由 firstsea 于 2015-11-25 16:06 编辑 51单片机小白,求助带功能键控制的电子时钟汇编和c语言代码,有注释最好想弄懂!在此谢过 1、基本要求电子钟基本要求的控制面板如图所示。2 ......
firstsea 51单片机
Xilinx 仿真遇到的问题
Started : "Creating Tbw file". ERROR:ProjectMgmt - TOE: ITclInterp::ExecuteCmd gave Tcl result 'invalid command name "0"'. Tcl_ErrnoId: unknown error Tcl_ErrnoMsg: No error _c ......
eeleader FPGA/CPLD
【T叔藏书阁】《模拟集成电路的分析与设计(第四版)》
中文版:《模拟集成电路的分析与设计(第四版)》英文版:《analysis and design of analog integrated circuits》作者:paul R.Gray, Paul J.Hurst, Stephen H.Lewis, Robert G.Meyer翻译:张 ......
tyw 下载中心专版
运动估计算法设计及FPGA实现.pdf
运动估计算法设计及FPGA实现.pdf ...
zxopenljx FPGA/CPLD
请教:时钟上升沿采样不稳定问题
用verilog写的很简单的一段代码,大概是: reg q;//q是调用IP核fifo产生的数据,默认是reg型输出吧 assign data_out={{4{q}},{4{q}}};//data_out是输出 数据是上升沿进、上升沿采的, ......
xyw FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 927  1305  1547  1164  2618  13  18  20  19  34 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved