Passive Delay Line, 1-Func, 1-Tap, True Output, Hybrid, PSIP3, PLASTIC, SIP-3
| 参数名称 | 属性值 |
| 零件包装代码 | SIP |
| 包装说明 | SIP, |
| 针数 | 3 |
| Reach Compliance Code | compliant |
| 其他特性 | MAX RISE TIME CAPTURED |
| JESD-30 代码 | R-PSIP-T3 |
| 逻辑集成电路类型 | PASSIVE DELAY LINE |
| 功能数量 | 1 |
| 抽头/阶步数 | 1 |
| 端子数量 | 3 |
| 最高工作温度 | 70 °C |
| 最低工作温度 | |
| 输出阻抗标称值（Z0） | 100 Ω |
| 输出极性 | TRUE |
| 封装主体材料 | PLASTIC/EPOXY |
| 封装代码 | SIP |
| 封装形状 | RECTANGULAR |
| 封装形式 | IN-LINE |
| 可编程延迟线 | NO |
| 认证状态 | Not Qualified |
| 座面最大高度 | 9.525 mm |
| 表面贴装 | NO |
| 技术 | HYBRID |
| 温度等级 | COMMERCIAL |
| 端子形式 | THROUGH-HOLE |
| 端子节距 | 2.54 mm |
| 端子位置 | SINGLE |
| 总延迟标称（td） | 7 ns |
| Base Number Matches | 1 |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
