SM13T-32-FREQ2-10E1EH,SM13T-32-FREQ2-10E1EH pdf中文资料,SM13T-32-FREQ2-10E1EH引脚图,SM13T-32-FREQ2-10E1EH电路-Datasheet-电子工程世界

SM13T-32-FREQ2-10E1EH: 产品描述Parallel - Fundamental Quartz Crystal, 7.4MHz Min, 9.8MHz Max, ROHS COMPLIANT, MINIATURE, SMD, 4 PIN; 产品类别无源元件晶体/谐振器; 文件大小157KB，共7页; 制造商Pletronics; 标准

下载文档详细参数全文预览

SM13T-32-FREQ2-10E1EH概述

Parallel - Fundamental Quartz Crystal, 7.4MHz Min, 9.8MHz Max, ROHS COMPLIANT, MINIATURE, SMD, 4 PIN

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	ROHS COMPLIANT, MINIATURE, SMD, 4 PIN
Reach Compliance Code	compliant
其他特性	TAPE AND REEL; AT CUT CRYSTAL
老化	5 PPM/FIRST YEAR
晶体/谐振器类型	PARALLEL - FUNDAMENTAL
驱动电平	100 µW
频率稳定性	0.0015%
频率容差	10 ppm
JESD-609代码	e4
负载电容	32 pF
制造商序列号	SM13T
安装特点	SURFACE MOUNT
最大工作频率	9.8 MHz
最小工作频率	7.4 MHz
最高工作温度	75 °C
最低工作温度	-10 °C
物理尺寸	L7.0XB5.0XH1.1 (mm)/L0.276XB0.197XH0.043 (inch)
串联电阻	60 Ω
表面贴装	YES
端子面层	Gold (Au) - with Nickel (Ni) barrier
Base Number Matches	1

反射面天线设计及计算实例: [i=s] 本帖最后由 Jacktang 于 2018-4-20 08:57 编辑 [/i][color=#111111][backcolor=rgb(251, 251, 251)][font=][size=3][b]反射面天线设计及计算实例[/b][/size][/font][/backcolor][/color][size=3][b][/b][/size]...; Jacktang RF/无线

如何将 ADI 公司的 SPICE Model Library 加入 Multisim 11 中: 大家好：我从以下 ADI 官网下载了 ADI SPICE Model Library (zip) 压缩档，解开后得到一个 ADI_All_Spice_Models 资料夹，但不知道如何将这些 SPICE 元件加到 Multisim 11 里面，因为我要找一个零件是 AD8040，在那个资料夹有看到 AD8040.cir，请问 CIR 是元件模型吗？请大家指导小弟一下好吗？谢谢。[url=[url]...; PSIR 模拟电子

关于150HZ左右的低通滤波电路设计疑问: 关于150HZ左右的低通滤波电路设计疑问？依照网络的图，搭建的150HZ的低通滤波电路。其中选用LM358，电阻为R1=R2=10K,C1=C2=0.1uF, Rf=R=56K，结果通过示波器发现信号衰减，发现信号衰减,100mVpp的正弦波衰减为42mVpp，不知什么原因？...; Grizabella 模拟电子

智林LPC111X核芯板程序: /*\\\|///\\ - - //( @ @ )+---------------------oOOo-(_)-oOOo-------------------------+| Z111x Demo || || 刘笑然 by Xiaoran Liu || 2010.3.26 || ========================================================= ||...; ddllxxrr NXP MCU

急招CDMA硬件部经理: 一家加拿大公司现招聘CDMA硬件经理，职位介绍如下，如有意者请与我联系。azure-li@hotmail.comPosition:Leader for the CDMA Hardware DepartmentThe CDMA Hardware Cost Reduction & Sustaining department consists of 6 teams (80+ engineers) loc...; forhelp 嵌入式系统

程序问题: module wer(clk,rst,led0,led1);input clk;input rst;output led0;wire led0;reg[8:0] cnt;wire led1;ertq inse (.CLKIN_IN(clk),.RST_IN(rst),.CLKFX_OUT(led0));...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W