电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PDU14F-.5M

产品描述Passive Delay Line, Programmable, 1-Func, 15-Tap, Complementary Output, TTL, DIP-24/15
产品类别逻辑    逻辑   
文件大小58KB,共5页
制造商Data Delay Devices
标准  
下载文档 详细参数 全文预览

PDU14F-.5M概述

Passive Delay Line, Programmable, 1-Func, 15-Tap, Complementary Output, TTL, DIP-24/15

PDU14F-.5M规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码DIP
包装说明DIP,
针数24
Reach Compliance Codecompliant
系列PDU14F
JESD-30 代码R-XDIP-T15
JESD-609代码e3
长度33.02 mm
逻辑集成电路类型PASSIVE DELAY LINE
功能数量1
抽头/阶步数15
端子数量15
输出极性COMPLEMENTARY
封装主体材料UNSPECIFIED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线YES
认证状态Not Qualified
座面最大高度7.62 mm
最大供电电压 (Vsup)5.25 V
最小供电电压 (Vsup)4.75 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术TTL
端子面层TIN
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)7.5 ns
宽度7.62 mm
Base Number Matches1

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 95  134  262  595  1253 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved