SIHL510STL,SIHL510STL pdf中文资料,SIHL510STL引脚图,SIHL510STL电路-Datasheet-电子工程世界

SIHL510STL: 产品描述TRANSISTOR 5.6 A, 100 V, 0.54 ohm, N-CHANNEL, Si, POWER, MOSFET, TO-263AB, TO-263, D2PAK-3, FET General Purpose Power; 产品类别分立半导体晶体管; 文件大小272KB，共9页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

SIHL510STL概述

TRANSISTOR 5.6 A, 100 V, 0.54 ohm, N-CHANNEL, Si, POWER, MOSFET, TO-263AB, TO-263, D2PAK-3, FET General Purpose Power

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
零件包装代码	D2PAK
包装说明	SMALL OUTLINE, R-PSSO-G2
针数	4
Reach Compliance Code	unknown
ECCN代码	EAR99
其他特性	AVALANCHE RATED, LOGIC LEVEL COMPATIBLE
雪崩能效等级（Eas）	100 mJ
外壳连接	DRAIN
配置	SINGLE WITH BUILT-IN DIODE
最小漏源击穿电压	100 V
最大漏极电流 (Abs) (ID)	5.6 A
最大漏极电流 (ID)	5.6 A
最大漏源导通电阻	0.54 Ω
FET 技术	METAL-OXIDE SEMICONDUCTOR
JEDEC-95代码	TO-263AB
JESD-30 代码	R-PSSO-G2
JESD-609代码	e0
元件数量	1
端子数量	2
工作模式	ENHANCEMENT MODE
最高工作温度	175 °C
封装主体材料	PLASTIC/EPOXY
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
峰值回流温度（摄氏度）	240
极性/信道类型	N-CHANNEL
最大功率耗散 (Abs)	43 W
最大脉冲漏极电流 (IDM)	18 A
认证状态	Not Qualified
表面贴装	YES
端子面层	Tin/Lead (Sn/Pb)
端子形式	GULL WING
端子位置	SINGLE
处于峰值回流温度下的最长时间	30
晶体管应用	SWITCHING
晶体管元件材料	SILICON
Base Number Matches	1

贴片CD4148又开发出了一种的封装形式,: [align=center][align=center][font=宋体][size=15pt]。[/size][/font][size=15pt][/size][/align][/align][align=left][align=left][b][font=宋体][size=14pt]一、产品简介[/size][/font][/b][b][size=14pt][/size][/b][/align...; jackwellsun88 电源技术

我的馋嘴糗事之土豆: 我问我妈：“买那么多土豆干啥呀？”我妈说：“吃呗，你忘了你小时候跟猪抢土豆吃了？”我吓了一跳，赶紧制止我妈：“这事儿可别跟外人说。”我妈很是骄傲：“怕啥呀？你忘了你赢了？”...; richiefang 聊聊、笑笑、闹闹

LPC11C14的systick_config配置问题: 现象：在main函数里面调用systick_config函数，调试的时候到了调用systick_config的地方程序就不往下执行了，也没有报任何的错误实验背景：在LPC11C14的板子上写控制DHT11温湿度模块数据采集程序，使用系统tick时间作为采集数据时的精准时序判断...; xcyhere NXP MCU

【急聘】上海AGV名企高薪急聘大量技术开发人才: [align=left][color=rgb(51, 51, 51)][font=Arial][size=9.5pt][font=宋体]【[/font][/size][/font][/color][color=rgb(51, 51, 51)][font=宋体][size=9.5pt][font=宋体]急聘[/font][/size][/font][/color][color=rgb(51, 51,...; 西瓜籽求职招聘

【FPGA语法分析】process内语句的执行顺序问题: LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DFF3 ISPORT(CLK,D1:IN STD_LOGIC;brQ1:OUT STD_LOGIC);END;ARCHITECTURE bhv OF DFF3 ISSIGNAL A,B:STD_LOGIC;BEGINPROCESS(CLK) BEGINIF CLK’EVENT AND CLK =’1’...; eeleader FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多