E1SKA16-4.460M TR,E1SKA16-4.460M TR pdf中文资料,E1SKA16-4.460M TR引脚图,E1SKA16-4.460M TR电路-Datasheet-电子工程世界

E1SKA16-4.460M TR: 产品描述Quartz Crystal Resonator HC49/UP Short 2 Pad Surface Mount (SMD) 3.2mm Height Metal Resistance Weld Seal 4.460MHz ±15ppm/20ppm over 0°C to +70°C; 产品类别无源元件晶体/谐振器; 文件大小542KB，共4页; 制造商ECLIPTEK; 官网地址http://www.ecliptek.com; 标准

下载文档详细参数选型对比全文预览

E1SKA16-4.460M TR概述

Quartz Crystal Resonator HC49/UP Short 2 Pad Surface Mount (SMD) 3.2mm Height Metal Resistance Weld Seal 4.460MHz ±15ppm/20ppm over 0°C to +70°C

	E1SKA16-4.460M TR	E1SKA16-4.460M
描述	Quartz Crystal Resonator HC49/UP Short 2 Pad Surface Mount (SMD) 3.2mm Height Metal Resistance Weld Seal 4.460MHz ±15ppm/20ppm over 0°C to +70°C	Quartz Crystal Resonator HC49/UP Short 2 Pad Surface Mount (SMD) 3.2mm Height Metal Resistance Weld Seal 4.460MHz ±15ppm/20ppm over 0°C to +70°C
Brand Name	Ecliptek	Ecliptek
是否无铅	不含铅	不含铅
是否Rohs认证	符合	符合
零件包装代码	SMD HC-49/UP Sh	SMD HC-49/UP Sh
针数	2	2
制造商包装代码	SMD HC-49/UP Sh	SMD HC-49/UP Sh
Reach Compliance Code	163	compli
老化	5 PPM/YEAR	5 PPM/YEAR
Base Number Matches	1	1

交流采样算法急需请教: 前一次电流AD的平方＊（当前时间＋１）＋后一次电流AD的平方＊（当前时间）（当前时间+1）*基本间隔采样数+（（当前时间+1）*（每周期采样数-基本仅隔采样数））上面的除以下面的是什么意思，用的是什么算法？部分代码如下，请给解释一下，要是能找到作者就好了，可惜没有找到U_aVI2=U_aVI1;U_aVI1=U_aVI;U_aVI= ((float)CA_M_A*((float)AC_TACCR0...; smnh1 嵌入式系统

MCU编程调试是JTAG协议跟SWD协议该如何选择?: MCU编程调试是JTAG协议跟SWD协议该如何选择? 根据具体的MCU而定？他们到底都有哪些引脚定义呢？为啥网上看了很多都不一样的标记，很乱...; 小太阳yy NXP MCU

DSP28335仿真提示No source available for "0x3ff626": [i=s] 本帖最后由 blues_more 于 2015-4-13 16:30 编辑 [/i]使用的是28335，CCS5.3，仿真器为XDS100-V2.情况是对其他程序的编译仿真都没问题，但是对一个例程，编译提示无错，但是download out文件时，提示[color=#ff0000]No source available for "main() at C:\Documents and S...; blues_more 微控制器 MCU

适用于MSP430 LaunchPad的C5000音频电容式触摸BoosterPack概述: 德州仪器Jon Beall为你介绍C5535 超低功耗数字信号处理器BoosterPack。C5535超低功耗数字信号处理器BoosterPack是一款适用于MSP430TM微控制器LaunchPad开发套件的插入式电路板，同时也是德州仪器（TI）首款由为空气单独控制的DSP解决方案。BoosterPack可在确保低功耗特性的同时，为您的微控制器应用添加DSP功能。您可充分利用预编程DSP功能，使...; 德仪DSP新天地 DSP 与 ARM 处理器

请教一下关于数码管的问题: /*****************************************文件名：dula.v描述：程序运行的结果：第0至第七个数码管依次显示0-7；创建人：何运涛创建时间：2012年1月17日******************************************/module buffer(clk,wela,dula);input clk;//输入是时钟50Moutput...; woaizhudi FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多